随着集成电路制造技术的快速发展，系统芯片逐渐成为现实。但系统芯片的发展遇到了一系列挑战，系统芯片的验证问题就是其中之一。验征已成为芯片设计的瓶颈，其大约占整个芯片设计的70％，而且随着集成电路设计规模和复杂度的不断提升，其所占比例还将呈现上升趋势。因此仅仅降低设计费用是不够的，还需要尽可能降低验证费用。在今天系统芯片中，片上重用的IP模块数越来越多。如何快速的验证这些IP模块和整个系统已成为系统芯片验证的难点和热点。 本文重点围绕可重用性验证方法学展开研究。在此基础上，分析了IP单独验证平台，并讨论了该验证平台中总线功能模型和总线监视器的设计方法，研究了基于任务和基于状态机两种总线功能模型的实现方式在可重用性方面的区别，并提出了总线监视器的可重用性设计规则。最后进一步讨论了SOC集成验证平台的设计方法，并对其在数据组织、使用工具、系统安全以及在管理上的考虑作了详细分析。