本文以CMMB基带解调芯片项目为课题背景,首先研究了OFDM移动通信理论基础,学习了无线信道的各种特征,分析了各种同步偏差给系统解调带来的各种影响,如符号定时偏差带来的ISI,载波偏差带来的ICI,采样时钟偏差带来的ISI和ICI;根据经典的同步算法文献,结合CMMB的结构特点,对比分析了各种算法的优劣,选择了一种适合于CMMB体系的同步算法。该算法采用时域频域联合同步,在时域,利用两个2048点的同步符号头进行符号定时和小数频偏估计联合计算;在频域,通过连续导频的自相关先估计出整数频偏,然后再利用连续导频进行剩余载波频偏和采样时钟偏差联合估计。随后,在算法研究的基础上,结合CMMB连续广播系统对同步时间要求不高的特点,提出了同步子系统的硬件实现结构图,划分了具体的算法功能模块。并针对其中符号粗定时联合小数频偏估计模块、整数频偏估计模块、剩余载波频偏和采样时钟偏差跟踪模块,采用Verilog实现了算法到硬件电路的映射。在硬件实现的时候,采用了模块单元复用、复杂运算替代技术和流水技术,降低了硬件的面积消耗。使用VCS仿真工具,通过和定点C算法的结果比对,验证了模块级别算法的正确性,并统计了RTL代码的覆盖率。最后,通过把这些子模块集成到CMMB基带解调芯片系统中,使用EP2S180进行原型验证与调试,验证了模块的功能。同时,通过使用E4438C和FADER软件,对芯片在各种信道下的性能进行了测试,测试结果表明完全复合CMMB测试标准。