H.264/AVC是由ITU-T VCEG (Video Coding Experts Group)和ISO/IEC MPEG (Moving Picture Experts Group)两个组织联合制定的最新的视频编码标准。H.264/AVC视频编码标准较以前的视频编码提出了很多新的编码算法,比如,可变块尺寸、1/4分数像素差值和多参考帧运动估计等新技术,从而有效地提高了视频图像质量和压缩编码的效率。然而这些新技术的应用大大增加了H.264/AVC编码算法的计算复杂度。其中,在帧间编码算法中,运动估计分为两步进行：整数运动估计和分数运动估计,并占用了H.264/AVC视频编码器的大部分的计算量。实验结果表明运动估计占编码器总的编码时间的50%以上,因此,人们研究了很多基于软件的快速运动估计算法,比如,三步搜索法、四步搜索法、大棱形和小棱形搜索法等,但是,所有这些算法由于数据流的不规整性,硬件实现起来比较困难。因此,为了满足实时性的要求,必须开发高度并行的VLSI (Very Large Scale Integration)结构。H.264/AVC中的帧间编码主要包括整数运动估计(IME)、分数运动估计(FME)和运动补偿(MC)。其中,整数运动估计模块主要完成多参考帧、整数像素点处、粗精度的帧间匹配搜索,可以采用高度并行的VLSI结构实现快速的实时运算编码；分数运动估计模块主要是在整数运动估计的基础上,再对41个分割块进行更高精度的分数点处的匹配运动估计,并完成最终宏块分割模式的选择；运动补偿模块是在运动估计的基础上,根据运动矢量指定的最佳匹配块的像素和当前块的像素计算像素差值的过程。论文中提出了一些有效地VLSI结构,用来提高运动估计的编码效率、节约数据吞吐量和更有效的利用硬件资源。比如,在整数运动估计部分,论文中采用了二维脉动阵列VLSI结构,并采用片上分布式存储器可以有效地提高数据的重用率,降低数据的吞吐量；在分数运动估计部分,为了节约数据的存储带宽,本设计采用将1/2像素插值和1/4像素插值同时进行的方法,避免了对1/2像素插值后的像素的存储问题,同时,为了提高数据流的规整性,以更有利于硬件设计,实现IP重用技术,本设计将7种块分割模式中的所有分割块全部分割成4×4块,然后,重用4×4块模式的分数运动估计模块对大的分割块进行分数运动估计；由于运动补偿模块需要经过分数像素插值后才能进行残差计算,因此,运动补偿模块采用和分数运动估计模块中4×4运动估计模式类似的VLSI结构。最后,论文给出了每个模块的VLSI的验证。