历经半个多世纪的发展与革新,集成电路行业与之前相比已大不相同,SoC芯片后端设计的复杂程度也日益上升。后端设计流程极其繁琐,设计人员需要充分发挥EDA工具的长处,在一定程度上化简工作量,从而使得设计能力得到有效提高。此外,SoC芯片应用领域的急速扩张,使得设计人员如何凭借工具或者平台,缩短设计周期显得尤其重要。因此借助EDA工具平台,快速实现SoC芯片后端设计,有着重大的实际意义。本文在深入研究SoC后端工作的基础上,结合Make工具和Shell语言,打造通用化的开发平台,以简化设计流程提高设计效率。该平台以配置数据库和脚本文件集作为输入,将后端设计流程划分为设计组件和验证组件两大模块。其中设计组件具体包含逻辑综合组件和物理设计组件。通过分析逻辑综合原理并嵌入Design Compiler,设计逻辑综合组件,准确解析RTL代码转换得到门级网表。对Innovus的典型设计流程进行细化分解,开发物理设计组件,分步引入从设计导入到布局布线的物理实现过程。验证组件由形式验证组件、静态时序分析组件以及物理验证组件三部分构成。形式验证组件通过调用Formality工具自动识别输入文件的类型与比较阶段,完成功能等价的验证与错误点的分析工作,确保设计形式的转变没有影响到设计功能。静态时序分析组件借助Prime Time在版图实现后对时序路径延时进行计算,提取统计多个场景下的时序分析结果,直观反馈设计是否通过时序验证。物理验证组件会配置DRC和LVS规则文件,控制Calibre进行相关检查完成版图验证。最后本文以一款基于RISC-V指令集的数字SoC芯片作为测试样例,应用开发平台在设计人员少量干预下实现各组件功能完成后端全流程设计。表明设计的SoC后端开发平台通过流程化的工作,实现了使用脚本控制EDA工具执行高性能设计,以及利用脚本进行高效率数据分析,有效减少可重复性人为作业、降低设计复杂程度、缩短项目周期同时提升设计的可靠性。