论文部分内容阅读
多核处理器已经成为处理器体系结构的主流发展方向。多核处理器中,高速缓存(Cache)结构通过将共享存储空间中的数据缓存在本地,加速了数据获取的过程,同时也带来了多核间数据一致性的问题。随着多核处理器规模的不断扩大,Cache一致性维护机制变得愈加复杂,加大了验证的难度。 本文针对某款龙芯3号多核处理器的验证需求,研究了多核处理器Cache一致性验证方法。本文主要工作及贡献如下: 1.针对某款龙芯3号多核处理器结构,设计实现了基于覆盖率指导的Cache一致性随机仿真验证平台。该平台采用了将处理器核与二级Cache分开验证的策略,分别针对处理器核与二级Cache开发了可以随机发送请求的验证IP,通过将被验证设计分散在两个验证环境中从而减小了仿真规模,加快验证速度,同时通过随机化多样化接口总线上的请求序列,使验证更充分。 2.提出了一种通过混合真实处理器核与伪造处理器核的Cache一致性验证方法,并在FPGA平台上进行了实现。该方法的主要思想是,在单核环境中添加功能精简明确的伪造处理器核,通过向共享二级Cache发送访存干扰请求,以此来模拟多核环境下的Cache一致性维护操作。此方法可以扩大验证规模,加快验证速度。 以上验证方法已经成功应用到一款实际的四核龙芯3A2000处理器的研制中,达到验证目标。