论文部分内容阅读
在过去20年,硅集成电路发展迅猛,由于晶体管的最小沟道长度不断变小,晶体管的速度越来越快。集成电路工艺的发展促使工业界数字电路发生巨大变化。由于集成电路制造技术的进步,很多模拟电路已经被数字电路取代。尽管有这样的趋势,模数转换器(ADC)仍然在现今的电子电路系统中发挥着很重要的作用,原因是自然界大部分都是模拟信号,需要借助ADC转换成数字信号,从而进行后续的数字信号处理。流水线ADC在速度,精度和功耗方面有着较好的折衷,所以在高速高精度的场合应用广泛,例如无线通讯,高清电视,图像处理,数字通讯等。增益数模单元(MDAC)是流水线ADC的重要电路模块,其精度和速度制约整个ADC的系统性能。本文对高速高精度流水线型ADC的MDAC电路进行了顶层架构分析和底层电路设计。通过对14位高速流水线ADC系统架构的分析,确定了采用SHA的六级流水级结构,第一级MDAC的有效位数为3位,后四级MDAC电路的有效位数为2位,最后一级Flash有效位数为3位。重点介绍了MDAC的工作原理和典型电路,对MDAC中存在的误差和非理想效应进行分析,并给出对应的解决方法,从而为后续设计MDAC打下基础。噪声是影响ADC性能的一个重要因素,通过对量化噪声和热噪声的分析,确定了满足ADC精度要求的第一级MDAC采样电容。本论文中的ADC是一款高速高精度的ADC,通过对静态误差和动态误差的分析,位于流水线前端的第一级MDAC的运算放大器需要超高带宽和增益,为了降低第一级MDAC运算放大器的设计难度和功耗,本论文提出一种摆幅缩减技术,降低了第一级MDAC的级间增益,从而增加了第一级MDAC的反馈因子,使得第一级MDAC的运算放大器的带宽和增益要求都降为原来的一半。运算放大器是ADC的关键模块,为了提高ADC的速度和精度,设计了一种高带宽高增益的运算放大器。参考电平为ADC提供比较器的比较电平和MDAC作差时所需电平,为了使MDAC中的运算放大器有更多的时间去建立,参考电平的建立速度必须越快越好,为了获取建立速度参考电平电路的功耗较大,本论文通过对整个流水线各流水级算法的精心设计,使得整个流水线只采用一个参考电压(VREF),另外一个参考电压为地(GND),从而节省了整个流水线的功耗。论文采用SMIC 0.18μm 1.8V CMOS工艺,对第一级MDAC以及其中的模块进行仿真验证,仿真结果表明:高增益高带宽运算放大器开环直流增益为92.02dB,闭环-3dB带宽为1.2GHz,此处相位裕度为61.5o,单位增益带宽为3.43GHz。第一级MDAC在输入频率为10.7421875MHz,输入信号的峰峰值为-1dBFS(FS=1.5V),采样256个点的情形下,转换结果的SFDR为94.93dB,SNDR为83.70dB,ENOB为13.61位,在输入频率为170.8984375MHz时,转换结果的SFDR为81.23dB,SNDR为71.90dB,ENOB为11.65位。上述仿真参数均满足14位250MSPS流水线型ADC的系统要求。整个流水线ADC总功耗为400mW,芯片有效面积3.5×3.2mm2。