论文部分内容阅读
高性能MCU微控制器是数字系统的核心部件。作为“机器视觉及其芯片实现研究”课题的一部分，笔者针对图像处理要运用到大量算法的特点，在标准8051架构的基础上，按照数字ASIC自顶向下的系统设计流程，采用模块化设计方法，利用VerilogHDL硬件描述语言设计实现了可寻址16MB外部程序存储器的8位MV-02MCU。该MCU为处理复杂算法程序提供了充足的程序存储空间，也为实现机器视觉系统的SOC提供了具有自主知识产权的IP核。
本文采用硬布线逻辑实现MV-02MCU的控制器功能，设计了全组合逻辑电路的并行执行结构ALU和独立的乘法除法运算模块。通过增加一个特殊功能寄存器的方法，设计了段地址产生模块以及24位的程序地址产生模块的硬件电路结构。并针对16MB外部程序存储空间要处理大量复杂算法的特点，改进了标准8051堆栈区域比较浅的不足，设计了堆栈区域扩充功能。
在指令集与标准8051相兼容的基础上，本文实现了可对16MB外部程序存储器进行寻址的4时钟／机器周期的指令系统时序设计。采用对PORT2口和PORT0口进行分时复用的方法来传送24位地址和8位数据，实现了与标准805140个管脚的兼容。
本文采用并行的单总线结构和用Chart0.35μm工艺库自动生成的内部双端口SRAM实现对内部数据存储器的读写，极大地提高了内部系统总线的速度。
本文设计的MV-02MCUIP核已通过全面的软件仿真验证和FPGA硬件验证并对其进行了综合。对在验证过程中发现的问题进行了分析解决，为今后的设计工作积累了丰富的经验，也为将要进行的Chart0.35μm工艺流片打下了良好的基础。
本文对MCU体系结构与数字系统硬件电路设计理论进行了深入的研究与实践。本文提出的设计思想、设计方法、运用的手段和工具、给出的实际硬件实现，以及在验证过程中发现的问题和解决方法都具有实际的科研价值和实用意义。