频率合成器作为一种关键设备,对电子系统性能的影响起着决定性作用。随着电子技术的飞速发展,武器制导、雷达、移动通信、电子对抗以及电子测量仪器等系统都对频率合成器的性能提出了越来越高的要求,全球各个地区和领域都非常重视频率合成器的研制与应用。跳频速度快、相位噪声低、杂散抑制好、频率分辨率高、工作频带宽的频率合成器已经成为各国研究的热点。本文研究的是小型化、低功耗、高速跳频的锁相频率源,重点分析了影响产品性能的几个主要因素:在小型化的四层板上两个单环导致信号之间的串扰;两个单环增加的外围器件和过线;电路功耗的优化分配;低相位噪声的设计方法;高速跳频的实现方式。针对这些问题因素我们创新采用了以下关键技术:锁相软件变带宽技术、硬件小数分频技术、多信号与DC-DC电源防串扰的电磁兼容设计,以便选择出锁相频率合成的最佳工作方式和锁相电路设计的最合理布局方法。本文首先详细介绍了锁相环路的工作原理和主要的构成部分,然后对在PLL锁相方式下同时实现小型化、低功耗、高速跳频三者兼顾的设计方法选择上进行了详细的分析和推论,最终间接频率合成方案成为首要选择。在射频锁相环中采用锁相软件变带宽技术,使之在大带宽下进行跳频,以保证高速切换,并在较小的带宽下保持锁定,以获得最佳的相位噪声和杂散抑制。两个独立锁相环随之元件的增加而导致功耗和体积的增加,为此我们采用四层板来解决两个单环所增加的外围器件和过线,并在后级其它电路上进行了功耗的优化分配,使其满足了项目系统需要。为了更好地实现该微型低功耗高速跳频源的性能指标,本文对锁相源的关键指标:相位噪声、频率杂散、跳频速度进行了仔细分析和设计计算,并给出了产品各个单元具体的设计思路和采用的关键技术。本文还对在生产调试中遇到的各类疑难问题,进行了深入分析和总结,找出了问题的根源,给出了解决问题的方法及效果。本文最后给出了跳频源的测试结果和实物照片,对测试结果进行了研究分析,并根据理论设计参数和实物测试数据的差距,制定了下一步优化改进的设计方案和工作计划。