低压差线性稳压器(Low-Dropout Regulator,LDO)作为电源管理芯片中重要的一部分,具有结构简单,体积小,输出噪声低,响应速度快等优点,在便携式电子产品中有着非常广泛的应用,是电源管理芯片中必不可少的模块。本文首先介绍了电源管理芯片的研究意义和分类,阐述了低压差线性稳压器的发展趋势和研究现状,对低压差线性稳压器的基本工作原理和性能指标作了介绍,并对传统结构的低压差线性稳压器电路作了深入的理论研究,给出了本文要求的低压差线性稳压器电路的设计指标,并指出适合于片上集成的低压差线性稳压器电路的设计难点和研究意义。本文设计的电路主要包括:偏置电路、带隙基准电压源电路和低压差线性稳压器主体电路。其中,所设计的带隙基准电压源电路具有低温漂系数、低功耗、高电源抑制比的特性,该电路通过采用不同电阻温度特性进行温度补偿并提出了一个电源抑制比增强网络,达到了降低电路温漂系数和提高电路电源抑制比的目的。所设计的低压差线性稳压器电路,通过采用缓冲级运放驱动功率调整管,实现了提高低压差线性稳压器电路的电源抑制比和负载瞬态响应特性,基于嵌套式米勒补偿原理,选择合适的补偿电容和加入的缓冲级结构,使所设计的低压差线性稳压器电路在全负载电流范围内可以稳定工作。本文基于0.35μm 2P4M CMOS工艺,采用Cadence软件对电路进行仿真,设计了一种适用于片上系统集成的低压差线性稳压器,并使其具有高电源抑制比和快速负载瞬态响应的特点。该电路的输入电压为3.3V到4V,输出电压为2.8V,电压差为500mV;负载电流范围为0.5mA到100mA,当负载电流在全负载范围内瞬变时,输出端过冲电压小于1mV;在电路全负载范围内,低频时,电路的电源抑制比达到89dB以上,在1MHz时,电路的电源抑制比达到60dB以上。仿真结果表明:该电路具有良好的线性调整率和负载调整率,具有快速负载瞬态响应特性并在大频率范围内具有良好的电源抑制比,达到了预期的设计指标,可应用于对噪声敏感的模拟电路和射频电路领域。