忆阻器作为第四种基本电路元件,具有功耗低、尺寸小、非易失性等优点,能降低传统电路的功率消耗,减少电路的面积,提高电路的整体性能,有望让摩尔定律重新焕发光彩。作为一种新型的记忆元器件,基于忆阻器构建的新型系统引起人们的广泛关注。忆阻器的阻值变化范围很大,施加不同的电压值可更改忆阻器的阻态,忆阻器最后一次的阻值会被保留直到施加下一个电压脉冲。忆阻器在非易失存储、数字逻辑计算、人工神经网络和非线性电路等领域有着无限的潜力。忆阻器可以同时完成存储和逻辑运算的特点,有望成为新一代逻辑运算电路的首选方案。本文基于惠普实验室提出的忆阻器,研究忆阻器在逻辑电路方面的应用。本文的主要工作如下:(1)基于忆阻器的基本原理和数学关系,本文研究了惠普实验室提出的忆阻器模型和目前常见的几种忆阻器数学模型及其特性,为接下来忆阻器在逻辑电路上的应用奠定基础。(2)基于忆阻器的蕴含逻辑(Material implication,IMPLY)最早由普惠实验室提出并验证其有效性。在研究了基于蕴含操作背后的机理后,根据蕴含操作和逻辑函数之间存在的关系,结合蕴含操作和置零操作,实现几种常见的逻辑门电路,并详细阐述了构建逻辑门的实现过程。在此基础之上,提出一种基于蕴含逻辑的改进型的全加器,阐述了该加法器的详细操作步骤、进位函数C和加法和函数S的激励电压序列。改进型的全加器相比于普惠实验室提出的全加器,无论在使用忆阻器的数量上,还是在操作序列上都更具有优势。(3)比例逻辑(Memristor Ratio Logic,MRL)是忆阻器在逻辑电路中的另一种设计方法,这种电路设计方法相比于蕴含逻辑具有更加简单的电路设计,使用的逻辑变量和传统的CMOS电路兼容,不需要冗余的操作序列。本文研究了基于比例逻辑的基本与门、或门、与非门、或非门电路的原理。更进一步的对比了基于蕴含逻辑设计的异或门和基于比例逻辑设计的异或门的异同点。最后在加法器的基础之上,提出基于比例逻辑的乘法器电路设计,并进行模拟仿真验证。(4)将比例逻辑应用在数字电路中作了更进一步的尝试,在基于比例逻辑的全加器的基础之上,针对串行加法器运算速度慢等问题,提出了基于比例逻辑的超前进位加法器和改进型的超前进位加法器,经过理论验证和仿真实验,表明所提出的超前进位加法器比基于蕴含和CMOS实现的超前进位加法器需要更少的忆阻器,减少了电路的面积,并降低了电路的功率消耗。