串行通信技术是目前主要的数据通信采用的方式,时钟恢复电路是其中数据接收器的重要组成部分,其性能决定了接收器的总体性能。多种因素决定了信号在到达接收器时的特性。介质对高速信号的衰减引发了数据的码间干扰,继而造成输入抖动。时钟恢复电路要从抖动的数据中恢复出时钟,需要找到最佳的采样时刻。闭环结构的时钟恢复电路基于锁相环原理,具有较好的抖动容忍和抑制性能,适用于高速的串行数据。不同的串行数据通信应用,对时钟恢复电路的特性要求也不同,因而要有针对性的选取基本模块、优化性能。时钟恢复电路的动态特性包括输入抖动容忍范围、输出抖动和锁定速度,这些性能与环路特性密切相关。非线性鉴频器的引入对环路线性分析造成了困难。对此,一方面可以利用小信号模型将环路向线性电路近似,另一方面可以利用行为级建模的方法,更加接近实际。结合上述理论与方法,本文设计了用于1.25Gb/s千兆以太网的时钟恢复电路,并在此过程中对关键模块进行了设计改进。采用无参考时钟结构,用鉴频环路加速鉴相环路的锁定以及扩大锁定范围。采用TSMC 0.18μm CMOS工艺仿真验证,结果表明功能正确,输出RMS抖动为6.9ps,功耗仅为30mW。