本课题来源于国家科研项目,其核心之一为32位RISC微处理器,存储管理单元(MMU)是该微处理器的重要部件之一。本文论述了一个32位RISC微处理器中存储管理单元的设计,包含数据存储管理单元(DMMU)和指令存储管理单元(IMMU),该设计是基于32路全相联地址转换旁路缓冲存储器(TLB)结构,采用页式地址管理方式,支持1MB,64KB,4KB三种大小页面的地址转换。主要功能是将处理器产生的虚拟地址转化为主存中的物理地址,并进行存储权限的保护,且支持两种操作模式:用户模式以及管理模式。该MMU是通过协处理器CP15中部分控制寄存器进行配置,其中DMMU支持flush all和flush single操作,而IMMU仅支持flush all操作。本文的设计思想是将MMU设计划分成两部分:控制部分与数据通路。控制部分的主要功能是控制TLB的工作方式及产生MMU异常等信息,该部分采用状态机实现。转换快表(TLB)是数据通路的主要组成部分,为CAM-RAM结构,采用先入先出(FIFO)的替换算法。作为MMU中影响性能的关键部分,因此使用全定制的方法设计该部分电路和版图。并采用verilogHDL代码描述数据通路的仿真原型进行功能验证,验证结果表明所设计的MMU能够很好的完成虚拟地址到物理地址的转换、内存保护、对不同操作模式下的存储进行管理等功能。本文所设计的MMU中数据通路部分已经在0.25um CMOS工艺下进行了版图设计,该部分版图面积为1.41084mm2,晶体管数约为65000。