遥测模块自动测试系统主要用于对遥测模块的性能指标进行自动化综合检测，以提升遥测装置的快速研发水平。数字分接器作为遥测模块自动测试系统的主要组成部分，用来为自动测试系统提供数据源。本文首先介绍了自动测试系统的发展及组成及FPGA技术在现在电子技术的应用，之后介绍了遥测模块自动测试系统的组成，随后阐述了数字分接的原理，提出了数字分接系统的软硬件方案，把数字分接器为上位机机、下位机和硬件电路等三个部分，分别从软、硬件两方面详细介绍数字分接各模块的设计过程并且对关键问题进行分析。最后介绍数字分接器在系统联调的情况及整个设计中出现的问题。在硬件方面采用硬件描述语言结合FPGA动态可重构的特点设计出利用数字锁相环原理的时钟提取电路、基于数字复接原理的帧同步电路和硬件控制器—SDRAM控制器。同时考虑到现代测试系统参数的复杂多变情况，设计的电路可以通过上位机对参数进行配置。文章给出了设计的部分代码和全部仿真结果。在软件设计方面，利用SOPC技术，在FPGA平台下构建Nios软核处理器，又利用Nios IDE自带μCOS实时操作系统并且移植TCP/IP协议栈实现了上位机和下位机的通信。课题最终设计完成的系统软硬件设计，可以完成编码模块的动态校准和精度测量。实际应用证明，数字分接器满足各项要求和指标，位同步模块能实现819.2K波特率时钟位同步时间在42微秒以内，帧同步能够实现8路数字信号和64路模拟信号子路还原所得数据误差在1%以内，缓存器模块能够实现数据100秒数据存储，数字分接模块能够完成多种编码格式数字分接。具有较高的自动化程度和可靠的性能。