PDP高压驱动芯片分为列寻址芯片和行扫描芯片,一般输出电压在60V～200V的范围内,单路的最大驱动电流从40mA到1A不等。由于芯片的功耗大,工作时会产生大量的热量,使芯片的温度升高,影响芯片内功率器件的各种特性,进而影响到芯片的性能。因此要设计更加可靠和稳定的芯片,降低功耗是重中之重。特别是随着显示图像质量的提高,以及平板显示器尺寸的增大,使得驱动芯片的工作频率不断提高,功耗也就随之增大,低功耗方面的设计就显得尤为重要。 高压电路是高压驱动芯片的核心,高压电路的功耗占整个芯片自身总功耗的90％以上,并且直接驱动PDP屏负载。因此如何降低芯片的自身功耗,提高芯片的性能,高压电路的设计是首要的着手点。本文主要包括以下三方面内容：首先建立了精确的高压器件模型,用来对高压电路进行仿真和参数设计；接下来设计了新型高压电路结构,该结构能够有效降低芯片自身功耗；最后是PDP驱动芯片的版图,这里不但设计新型高压电路版图,也研究了避免场开启和闩锁等可靠性问题。 通过在体硅1.5μm标准CMOS工艺线上流水试验,证明本文所设计的高压器件模型精度在95％以上,高压驱动电路结构比传统电路结构功耗降低20％左右。最终将使用该高压电路结构的行、列驱动芯片用于25英寸高清晰荫罩式PDP,较好地实现了动态图像的显示。本文设计的高压电路结构目前已申请了一项国际专利和两项国家专利。