论文部分内容阅读
2007年,英特尔公司把HfO2高k材料引入到45纳米Penryn核心Xeon处理器中,HfO2栅介质材料得到广泛研究并投入应用。但是,随着技术节点的进一步发展(目前已发展到16nm以下),器件尺寸逐渐减小,栅介质薄膜厚度越来越小,半导体工业对栅介质材料的要求越来越高,铪基薄膜的氧空位缺陷和与衬底间的界面过渡层对器件的性能及可靠性的影响越来越大,对铪基高k材料的改性研究已成为目前研究的焦点。本文主要研究Nd2O3的掺杂对铪基高k薄膜化学结构和电学性能的影响,制备不同Nd2O3掺杂比例的Hf-Nd-O薄膜并进行退火处理,对其进行结构表征与性能测试,讨论Hf-Nd-O薄膜在半导体工业新技术节点上应用的可能性。具体研究结果如下:(1)ALD技术制备Hf-Nd-O的工艺参数研究及优化。应用PE-ALD原子层沉积系统,在n-Si(100)衬底上不同载气(N2、Ar)与不同氧源(O3、H2O、O2-plamsa)下制备HfO2薄膜,通过XPS与PL分析发现以Ar作为载气,03为氧源时制备的HfO2薄膜中Hf/O原子比更接近理想的化学计量比,薄膜中氧空位含量最少;通过电学性能测试,同样发现Ar作为载气,O3为氧源时制备的HfO2薄膜漏电流最小。以Ar作为载气,O3为氧源在不同温度下制备Hf/Nd原子比为1:1的薄膜,制备pt/Hf-Nd-O/SiC2/Si/Ag MOS结构,结果表明,340℃C下生长的Hf-Nd-O薄膜饱和电容值最高,漏电流最小。(2)研究Nd2O3掺杂对HfO2薄膜化学结构与电学性能的影响。采用ALD在n-Si(100)衬底上沉积不同Nd2O3掺杂比例的Hf-Nd-O薄膜,通过XPS分析发现:相比于纯HfO2薄膜,Hf-Nd-O薄膜的组分更符合化学计量比,体系中氧空位明显减少,Nd2O3的掺杂降低了 Hf-Nd-O薄膜的漏电流密度,提高了薄膜质量。通过制备不同厚度的Hf-Nd-O薄膜得到薄膜的介电常数,研究发现当Nd的掺杂含量达到30%时,薄膜的介电常数从HfO2时的15.3提高到19.8。(3)研究Nd2O3掺杂对Hf02薄膜晶化温度及电学性能的影响。对Nd含量为30%的Hf-Nd-O薄膜在N2氛围下进行退火处理,研究RTA前后pt/Hf-Nd-O/IL/Ag MOS结构的电学性能变化。结果表明:700℃C退火时漏电流密度较小,Vg=(Vfb+1)V时,漏电流密度为2.7×10-6A/cm2,继续升高退火温度,漏电流会增大。另外,Nd2O3的掺杂使HfO2的晶化温度升高到900℃C左右。通过对Nd2O3掺杂的HfO2薄膜的研究发现,Nd的掺入抑制了铪基薄膜中氧空位的生成,提高了薄膜的介电常数,降低了铪基薄膜的漏电流密度,Hf-Nd-O作为栅介质材料有望满足半导体工业新工艺节点的要求。