H.264视频编码标准以高效的编码性能,可满足多种应用需求,在数字视频通信和存储领域得到越来越广泛的应用。不断提高的VLSI芯片处理能力是实现H.264复杂算法的基础。本文研究了H.264解码流程中的熵解码、重排序、逆量化、逆变换、运动补偿、帧内预测、去块效应滤波这7个模块的功能,在此基础上,针对1280×720分辨率的HDTV格式视频,设计了可以进行30帧/秒实时解码的H.264视频解码芯片。论文的主要研究成果如下:1、提出了一种高并行度的帧内预测器,可实现每个时钟周期处理16个像素点的预测值。本设计通过分析帧内预测的17种预测模式,发现每个4×4大小块的16个像素点的不同模式的预测公式之间含有相同运算,采用数字强度缩减的方法去除计算的冗余。与采用可重构方法设计的帧内预测器相比,本设计在相同的并行度下减小了预测器的电路面积,简化了预测器的控制逻辑。2、提出了一种将对外部存储器的读写操作与滤波计算并行执行的滤波算法,并给出了该算法的三级流水线的并行电路结构。与现有的设计相比,本设计节省了滤波器的电路面积,提高了滤波运算的处理能力。3、完成了H.264视频解码芯片的设计。基于SMIC 0.18μm工艺,综合关键路径时延7ns,电路规模约13万门。考虑布局布线的冗余,典型的情况下芯片的工作频率达120MHz,对HDTV格式视频的处理能力可以达到33帧/秒,满足高清格式图像的实时处理。