随着通信技术和计算机技术的发展,多媒体的应用与服务越来越广泛,实时视频压缩编码技术也随之成为非常重要的研究领域。本文以H.263协议为基础,对活动图像的压缩编码展开了研究。对于其中最为复杂,难于控制的两部分,运动估计和DCT变换进行分析,由此为了提高系统编码的效率及实时性,提出了本文的设计任务:研究高效运动估计算法与运动估计中DCT系数预先判零技术及两者的FPGA设计。由于运动估计在视频编码中占有60%~80%的运算量,是视频压缩编码中的一项关键技术,从而成为这一领域最有挑战性的研究课题。对于视频编码的实时性要求,运动估计模块一般都采用硬件来设计。本文的目的是在FPGA芯片上设计实现一种更优的易于硬件实现的块匹配运动估计算法—分层准全搜索算法。在讨论了块匹配运动估计理论后,基于已有的用于全搜索算法实现的VLSI结构,设计了符合分层准全搜索算法要求的FPGA实现结构,并对实现该算法的运动估计模块进行功能子模块的划分,完成了它们的硬件设计。同时为进一步提高编码系统的性能,还加入了预先判零技术。在分析了几种典型预判零算法后,采用了混和预先判零算法。此技术可以大大减少编码运算量,提高编码效率。对于这两部分的的硬件设计,采用模块化设计方法。运用Verilog HDL硬件描述语言、QuartusII开发工具在Cyclone系列的FPGA芯片上完成了对各功能模块的设计、验证与时序仿真。通过对结果的分析,验证了设计的正确性和先进性。