随着集成电路技术发展到10纳米技术节点以下，硅集成电路技术在速度、功耗、集成度、可靠性等方面受到一系列基本物理问题和工艺技术的限制。将高迁移率“非硅”材料引入到Si基CMOS技术中，成为下一代逻辑芯片的必要选择。Ⅲ-Ⅴ族化合物材料具有超高的电子迁移率，是Si基nMOS沟道最有可能的替代材料。但是Si基Ⅲ-Ⅴ族材料异质集成却面临着一系列挑战:晶格失配、热失配导致的失配位错，以及极性半导体在非极性半导体上外延时反相畴及反相畴边界等问题。传统的硅基Ⅲ-Ⅴ族材料异质外延技术，存在着一系列问题，例如需要厚的缓冲层、高的退火温度以及与传统CMOS工艺不兼容等，使得其很难应用于Si基Ⅲ-Ⅴ族高迁移率MOSFET的大规模集成。因此，与传统CMOS工艺相兼容的Si基Ⅲ-Ⅴ族材料异质集成技术急需解决。本论文主要围绕高深宽比限制技术(ART)，在硅基上实现高质量Ⅲ-Ⅴ族材料及器件集成方向展开研究。采用硅(001)图形衬底，在其Ⅴ型纳米沟槽内选区外延，实现了多种Ⅲ-Ⅴ族材料结构的异质外延生长，并基于该材料，完成了硅基高迁移率InGaAs沟道MOSFET器件的制备和测试。本论文还对ART技术在硅基光电子器件的应用方面做了初步的研究探索。最后，我们利用该技术实现的高质量Ⅲ-Ⅴ族材料作为缓冲层，实现了一种新的纳米线制备方案。具体的工作如下:　　1.利用ART技术，在Si图形衬底Ⅴ型沟槽内，实现了高质量GaAs材料的外延生长。并且提出了Ⅴ型沟槽内GaAs材料形貌演化模型，利用MOCVD原位反射率监测技术和SEM表征技术，进一步证明了Ⅴ型沟槽内GaAs形貌演化过程。我们还发现了在界面处GaAs材料存在纤锌矿结构与闪锌矿结构的相变现象，并对这一现象产生的原理以及该现象在应变弛豫中的作用进行了理论解释。最后对ART技术Si基GaAs异质外延中，低温缓冲层和生长气压对材料质量的影响进行了系统的研究分析，为下一步ART技术更复杂Ⅲ-Ⅴ族材料结构的外延提供了理论与试验基础。　　2.利用ART技术，以GaAs作为缓冲层，在Si图形衬底Ⅴ型沟槽内，实现了高质量InP材料的外延生长。并且对GaAs缓冲层和InP低温成核层生长条件对材料质量的影响进行了系统的研究分析。为实现高迁移InGaAs材料和光电子器件材料结构的外延提供了研究基础。我们还利用ART技术，以GaAs/InP作为缓冲层，在Si图形衬底Ⅴ型沟槽内，实现了高质量InAs材料的外延生长。　　3.利用ART技术，在Si图形衬底Ⅴ型沟槽内，在国际上首次实现了脊形InGaAs沟道MOSFET材料结构的外延生长。基于该材料结构，我们实现了Si基高迁移率Ⅲ-Ⅴ族MOSFET器件制备和测试分析工作。该研究成果避免了化学机械抛光及二次外延等复杂的工艺过程，可以极大的降低Si基Ⅲ-Ⅴ族高迁移率MOSFET器件的制备成本和工艺复杂性。　　4.利用ART技术，在Si图形衬底Ⅴ型沟槽内，采用GaAs/InP作为缓冲层，在国际上首次实现了脊形InGaAs/InP多量子阱材料结构的外延生长。我们通过微区PL谱技术对其光学性能进行了表征，表明该量子阱结构在波长1.55μm范围内，具有优良的光电性能。我们基于该材料结构，对Si基Ⅲ-Ⅴ族纳米激光器进行了初步的设计和仿真研究。该研究成果在未来Si基光子与微电子器件单片集成方面，具有巨大的应用潜力。　　5.采用在Si图形衬底Ⅴ型沟槽内，选区生长的高质量Ⅲ-Ⅴ族材料作为缓冲层，实现了一种新的InP、InAs纳米线外延方案。该方案外延的InP和InAs纳米线具有一种新的<112>优先生长方向，并对其生长机制进行了分析研究。基于该技术实现的高质量InP纳米线，我们还实现了背栅纳米线MOSFET器件的制备和测试分析工作。该研究工作对目前Si基Ⅲ-Ⅴ族纳米线结构外延理论做出了重要补充。