模数转换器在数字信号处理领域具有广泛的应用,各种高精度的应用需求对模数转换器的精度提出了越来越高的要求。采用Δ-∑调制技术的模数转换器的精度能够达到16 bits以上,是当前高精度模数转换器中的主流结构。不断增强的低功耗应用需求对模数转换器提出了新的要求,Δ-∑调制器的低功耗设计是当前的一个研究热点。在目前主流的Δ-∑调制器结构中,各级积分器都存在“忙”-“闲”状态转换,利用率只有50%。本文在分析主流的Δ-∑调制器结构的基础上,提出了分时复用积分器的技术,使积分器在每个时钟相位下都处于“忙碌”状态。对于偶数阶调制器来说,只用典型结构中一半数目的积分器便可实现原有的调制器阶数,有效的降低了Δ-∑调制器的功耗开销,同时减小了芯片面积。文章利用simulinkTM工具建立了分时复用Δ-∑调制器的行为级模型,并详细对比了典型结构Δ-∑调制器和分时复用Δ-∑在功耗、噪声、关键电路性能要求上的差异。课题研究基于0.5μm CMOS工艺实现了一款二阶分时复用Δ-∑调制器。为了满足低功耗领域的应用需求,采用了多种低功耗设计手段,例如:采用双环路结构的弛张充放电振荡器,相对于典型结构的振荡器具有低功耗、振荡频率稳定等特点;积分器中的运放采用两级A/AB类混合结构,具有低功耗、高增益等优点。为了达到高的精度,本文的基准源采用带曲率补偿的带隙基准,极大的提高了基准电流和基准电压的精度及稳定性。在5.12MHz工作频率、输入信号频率20kHz(128倍过采样率)条件下,模拟结果表明最高SNDR达到65.5dB,动态范围达到70dB,平均功耗3.8mW。与典型结构二阶Δ-∑调制器相比,在保持SNDR和动态范围不变的前提下,功耗开销下降了10%。