快速傅立叶变换(FFT)作为数字信号处理领域的核心算法之一。目前硬件实现FFT的方法主要有数字信号处理器(DSP)，现场可编程门阵列(FPGA)以及专用集成电路芯片(ASIC)三种。由于很多领域都提出了FFT高精度高速实时运算的要求，而三种硬件实现中只有ASIC能够胜任，因此研制高点数、高速度、高精度的FFT专用处理芯片具十分重要的意义。 本文研究的高速1024点FFT处理芯片设计是基于TSMC 0.18μm CMOS标准单元库的半定制ASIC设计，采用自顶向下与自底向上相结合，以关键模块为设计对象的设计方法，使用Verilog HDL描述系统，在Modelsim、Design Compiler和Apollo Ⅱ等电子设计自动化(EDA)工具中完成。 在高性能的设计要求下，本文在分析各种算法特点后，选择IEEE754单精度浮点数作为运算数据格式；选择时间抽取(DIT)基-2算法作为芯片的实现算法。按照运算流图划分了系统模块，并对每个模块进行功能定义。整个系统被划分为：蝶形运算单元、系统控制器、运算数据存储与寻址子系统、旋转因子存储与寻址子系统以及数据总线交换器。其中，蝶形运算单元是系统的关键模块，采用了全流水并行处理结构。 在系统寄存器传输级(RTL)设计完成后，本文选用Aletra的DE2开发板作为FPGA验证平台对FFT处理器进行了功能验证，结果表明系统功能正确。接着，基于TSMC0.18μm CMOS标准单元库，完成处理器芯片设计，仿真结果表明芯片完成1024点浮点复数FFT运算需时27.35μs，达到设计目标。最后文章介绍了Hardcopy Ⅱ结构化ASIC设计流程，并完成了FFT处理器的Hardcopy Ⅱ前端设计。 本文通过对高速1024点FFT处理芯片的设计研究，积累了大量设计经验，为实现更高性能的FFT处理器打下坚实的基础。