作为信道纠错码的一种,低密度奇偶校验码(LDPC)以其较低的译码复杂度和逼近香农极限的良好性能成为当今信道编解码领域最瞩目的研究热点。目前,LDPC码已被广泛应用于各种无线通信标准中,如IEEE 802.11n、IEEE 802.16e、DVB-S2、CMMB等。目前LDPC码译码器的实现存在着一些困难：一方面,由于较长的码长和大量的并行计算等特点,使得LDPC码译码器的逻辑单元和存储阵列的面积都比较大；此外,为了支持多业务和提高适应性,目前大多数的通信标准中采用的LDPC码都支持多种码长和码率,这对LDCP译码器的可配置性提出了一定的要求；并且部分LDPC码校验矩阵中的地址冲突问题影响了译码过程中信息的及时使用,降低了译码性能,增加了译码器的实现难度。针对这些问题,本文以DVB-S2中的LDPC码为实现对象,从多模式、低复杂度、解决地址冲突问题等方面提出了LDPC译码器的ASIC实现方式。通过提取校验矩阵的基本特性,以及将译码过程抽象为一组自定义指令,实现对多码率等不同模式的支持。通过节点更新单元的复用和数据存储的优化,实现了译码器复杂度的降低。另一方面,无线通信标准更新换代的步调日益加快、支持模式日益复杂和多样,对LDPC译码器的灵活性、可扩展性和设计周期都提出了更高的要求。虽然ASIC的设计速度快、性能高,但是其有着不可避免的研发成本高,研发周期长,灵活性差等问题。本文针对这些问题提出了LDPC译码的另一种实现方式---在基于NOC架构的多核处理器上的软件实现方式。通过对LDPC译码算法的信息通信量、算法并行性、及各任务的任务量等方面的量化分析,提出了优化的算法划分和映射方式,并给出了一个(576,288)LDPC码字的在多核平台上实现结果。最终的实现显示了本文提出的LDPC算法划分和映射方式较充分地利用了各个处理器,使得90%以上的运行处理器的空闲等待时间都在10%以下,并达到了较好的吞吐率。