随着无线通信在带宽和速率上的需求越来越高,对于信号的基带硬件处理的难度也越来越大。LDPC码因为其良好的性能,已广泛应用于宽带无线通信。但是如何在有限的硬件资源和时间资源的条件下,实现LDPC码编译码并尽可能提高性能,依然是研究的重点。本文研究的课题是在带宽为600MHz,速率为800Mbps的基带链路中,实现CCSDS标准中7/8LDPC码编译码,主要内容如下。第一,基于LDPC码编译码技术现状,对高速数传中LDPC码编译码的硬件实现面临的挑战做了一定的分析。结合课题所要研究实现的OFDM高速数传基带原理样机,根据其帧结构格式与速率要求,分析论文实现的LDPC码编码器与译码器的具体难点。第二,设计并实现800Mbps吞吐率LDPC码并行编码器,给出了详细的编码器设计方案,包括编码器的整体结构以及输入子帧模块、子帧编码模块和输出组帧模块的具体设计。对编码过程中,面临的生成矩阵存储问题,进行了研究,并设计出了优化的存储方案。整个编码器,采用模块化设计,流式操作,高效且节省资源。第三,设计并实现800Mbps吞吐率LDPC码并行译码器,给出了详细的译码设计方案,包括译码器的总体结构与模块划分以及各个子模块的具体设计。对译码过程中,面临的校验矩阵中“1”线的存储问题,给出了切实可行的方案。最后在FPGA板上分别测试编译码器,完成编译码器的实际验证。论文设计实现的800Mbps吞吐率LDPC码并行编译码器,对CCSDS标准中7/8LDPC码在实际中的应用具有一定推动作用,对于编译码过程中面临的矩阵存储问题,提出的有效的简化的实现方案,具有重要的实际意义。