随着集成电路设计和生产工艺的飞速发展,集成电路已经进入系统级芯片(SoC)阶段。在通信、视频处理等混合信号系统中,高速、低功耗A/D转换器是一个十分关键的部分。与其他结构相比较,流水线(Pipelined Architecture)A/D转换器结构的特点是既能实现高速又能实现相当高的分辨率。本设计采用0.18um 1P6M CMOS混合信号生产工艺,实现转换精度为10比特、转换速率为40MHz的A/D转换器。 在流水线A/D转换器设计中,为了尽量降低功耗和面积,并实现1.8V低电源供电,以及兼顾高速的要求,整个A/D转换器由9级子级电路串联组成,每级1.5比特,并采用级间调节方案,根据各级电路的指标要求设计子级电路,从而实现了低功耗,同时通过采用数字校正电路降低对比较器的精度要求,使之更容易实现。采样保持电路的设计是流水线A/D电路设计的关键,本文根据A/D转换器指标要求,通过对A/D转换器的误差分析,推导出运放的增益和带宽设计指标。 在电路和版图设计后期,通过spectre仿真器进行电路仿真,并采用中芯国际(SMIC)0.18um 1P6M CMOS模型进行版图后仿真,输入信号为9MHz,采样频率为40MHz时,转换精度能够达到9bit有效位数,满足系统要求。在最终的芯片测试结果中,ADC的芯片面积为1200um*1200um,在1.8V电源电压下的功耗为70mW。