针对新型跳频电台的需要,本文提出了信息拆分并行传输法,它是一种对传统跳频信号发生器的改进方案,这种新的方案能够同时产生多个频率,实现并行传输,实现更小的频率步进的同时也使频率跳变速度更快。信息拆分并行传输法就是将一条完整的信息按照某种规则拆分成多条信息同时发送。这种新方法能够根据具体情况的需要,可以增加并行路数,以进一步提高信号发生器性能,也可以裁剪并行路数来降低系统的复杂度。实际使用时需要对信号发生器的性能和复杂度进行折中,本文根据需要采用了3路并行传输,使频率跳变速度提高一倍,频率分辨率提高2倍。除此之外该方案还有三大明显优势:第一、信号的拆分能够对信号分别加密,不易被敌方获取全部信息,增强了信号保密性;第二、多路并行传输能够缩短信息传输时间,也就是减少了敌人干扰侦破的机会,不容易被敌人发现,保证了信息的有效传输;第三、同时产生迷惑信号,让敌人无法判定有用信号和无用信号,增加了迷惑性。该系统主要由PLL电路、DDS电路以及处理器电路等部分组成。本文采用了Cyclone II系列FPGA芯片为控制功能模块核心替代传统的普通的单片机,并将Nios II系统植入芯片中实现嵌入式系统控制。本文将一些外围电路模块,其中包括串并转换电路和两片辅助DDS芯片,都集成到FPGA内部,用Verilog HDL语言编写的模块实现。集成之后提升了性能,增加了可靠性,减少了电路面积并降低了成本,可以实现软升级。