锁相环从1932年由De Bellescize提出至今,已得到广泛的应用和发展,几乎遍布电子产品的每个角落,在现代电子技术中成为了电子系统的核心部件。随着现代通信、雷达和电子对抗技术的发展,对它的性能也提出了更高的要求,而且对各项指标要求的侧重点在不同的应用中也有所不同,其中锁定时间和相位噪声始终受到人们的广泛关注,因为锁定时间直接影响到通信系统的数据传输速率,相位噪声会增加误码率并降低系统的信噪比。另外,通信信道间隔越来越小,对信号的频率分辨率的要求也越来越高。然而这些指标存在相互制约的关系,使用简单的锁相环技术难以实现。本文首先简要介绍了锁相环技术的发展历史及应用。然后分析了锁相环系统中重要部件的工作原理以及使用过程中可能会遇到的问题。分析了环路各个部件对系统输出相位噪声的影响,使用行为模型进行仿真,证明了优化环路滤波器带宽能够使系统相位噪声达到最佳。使用时变分频器和时变参考频率两种不同线性模型仿真,深入研究了锁相环锁入过程的动态性能。建立了带有鉴频鉴相器的锁相环的物理模型,使用非线性方法分析了拉入过程的动态性能。通过仿真验证电压预置技术能大大提高锁相环锁定速度。仿真软件SIMETRIX能够进行模拟和数字电路混合仿真,行为模型仿真大大缩短了仿真时间,对所设计电路的仿真证明设计方案是合理的。最后,在前面的的理论分析基础上,使用电压预置技术设计了一个输出频率范围为1200MHz～2400MHz的高速、低相噪锁相环。经过实验测试,跳频时间约为33us,频率分辨率为10Hz,相位噪声优于-90dBc/Hz@10kHz,使用Sigma-Delta调制技术也能较好地抑制小数杂散,这些指标都满足设计要求,只是系统参考杂散还有待进一步改善。