近年来,随着射频识别技术在生活中的应用越来越普遍,人们对于RFID系统的要求也越来越高。目前在物流管理等领域具有较好发展应用前景的超高频射频识别系统大多采用无源标签,无源标签体积较小,与其他标签相比较功耗大大降低,但系统对读写器的性能要求较高,因此,设计一款小型化、低功耗和低成本的单芯片读写器具有重要的研究意义和应用前景。一个低功耗而高性能的接收机是单芯片读写器设计中的重点也是难点,降采样滤波器组是读写器接收机的核心模块,它通过抽取、滤波将高速信号采样率降低,使其有利于后级模块的处理。该滤波器模块性能的好坏直接影响整个接收机的性能。本文旨在针对资源消耗较大的降采样滤波器模块,进行重点的分析和设计,在前一版的基础上,将读写器接收到标签返回数据率由单一数据率扩展到全面覆盖协议要求的多数据率,同时,对模块中的CIC模块、HB模块和FIR模块分别进行了详细的分析和设计,以达到在满足系统性能要求的基础上尽量减小面积和资源消耗的目标。论文分析了EPC Class-1Generation-2协议对于读写器的要求和规范,通过对无线电资源分配的研究和读写器接收机性能的研究确定了降采样滤波器模块的设计指标,然后阐述了降采样率波的基本工作原理,通过对比选取最佳的降采样滤波器组模块架构,分析了目前应用较为广泛的级联积分梳状数字滤波器的实现方法,并分析了CIC滤波器级联级数和滤波器阶数的选取对通带衰减和旁瓣抑制的影响,对增益以及有限字长增加提出了解决办法,同时,采用折叠技术和CSD算法优化半带滤波器、FIR滤波器的结构,降低了电路功耗,节约了硬件资源。论文首先进行理论部分的分析,然后确定了模块设计指标以及实现架构,在此基础上,运用MATLAB工具建立了模块的模型,并对其进行了仿真验证,在电路级完成了verilog语言描述,同时运用modelsim对电路进行了仿真验证,最后运用ISE工具将模块与整个接收机一起进行了实现,通过对比验证了设计方法的有效性和可行性。