论文部分内容阅读
图像压缩算法的研究具有重大的经济意义,历来是图像研究领域的热点课题。矢量量化(VQ)是一种简单高效的图像压缩算法,其压缩比高于普通的标量量化算法,同时其算法结构简单,适合于硬件实现,可获得很高的处理速度,用于实现图像的实时压缩传输领域,近年来受到研究人员的普遍关注。本课题组在传统矢量量化算法的基础上,开发了一种快速矢量量化算法PDVQ算法,并且使用Verilog硬件描述语言编写了相关的RTL级代码。本文在此基础上,按照主流的ASIC设计流程,设计完成了PDVQ芯片。首先,本文根据可综合代码风格,利用Modelsim工具,对原有RTL代码进行验证和优化,并且选择和设计了合适的可测性方案。然后在特许半导体的0.35um CMOS工艺库下,采用Synopsys公司的DesignCompiler,设计合适的约束条件,对代码进行了综合,得到门级网表。对门级网表的仿真采用Modelsim。在布局布线阶段,选用了Apollo软件进行布局布线,使用Avant!的Star-RCXT软件提取版图参数,使用Modelsim进行后仿真。并且使用PrimeTime对设计进行了静态时序分析。最后,对版图进行了DRC和LVS验证,并交付代工厂商流片。PDVQ芯片采用全局单一时钟,最高工作频率是100MHz。对于采用中等复杂度,512×512像素的标准图像进行测试,压缩时间小于20ms,表明芯片每秒可以处理50帧左右的图像。芯片面积是2.08×2.08 mm 2,动态功耗为242.26mW,静态功耗为66.64uW。在PDVQ算法的基础上,本文提出了一种与之兼容的具有更高压缩比的算法,可以充分利用图像的冗余信息,减少计算量。对于10幅标准图像的实验结果表明,该算法的平均压缩比提升25%左右,但是表示图像质量的峰值信噪比(PSNR)平均仅下降1.24%。该算法可以用FPGA实现,作为PDVQ芯片的前端,构成高性能的图像编解码系统,具有较好的灵活性和应用价值。