论文部分内容阅读
通用串行总线(Universal Serial Bus,USB)自问世以来凭借其价格低廉、使用简单、协议灵活、接口标准化和易于端口扩展等优点,迅速占领了计算机外设接口领域的统治地位,而且随着USB技术的广泛应用,在各种Soc系统中集成USB功能也成为一种必然趋势,本设计是在安全SOC芯片中实现USB1.1接口,它综合了对设计者两方面能力,ASIC体系设计的能力和通信协议理解分析的能力,既具有较强的理论研究意义,又具有较高的实用价值。本文从SOC安全芯片的意义出发,对SOC的设计方法和IP的可重用技术进行了探讨,进而对市场上的三大片上总线(Core Connect、Advanced Microcontroller Bus Architecture、Wishbone)结构进行了简单的阐述。本次安全智能钥匙SOC芯片采用的是协议最为简单的Wishbone总线。本次设计中没有按照Intel提出的UTMI(USB Transceiver Macrocell)协议进行设计,而是将物理层的信号提取和时钟提取划分为DPLL(Digital Phase Locked Loop)模块,负责根据总线信号提取发送时钟和提取总线数据。将设计中的物理层的编码和协议层中包的包结构控制部分归结为SIE(Serial Interface Engine,串行接口引擎)模块,负责包的组织、收发和PID的解码。将端点控制部分和对控制命令的硬件解码归结为EPC(Endpoint Controller)模块,对控制器与CPU总线和RAM通信部分用USBI(USB Interface)模块实现。按照ASIC的设计一般流程,先对设计进行系统设计,提出设计的子模块功能划分和信号接口。根据设计好的子模块的功能和接口分别设计每个子模块,对每个子模块有对应的功能仿真。设计完成之后对整个设计进行系统功能仿真。在仿真中,我们使用了搭建的虚拟主机模型和PHY模型对设计的每项功能进行验证,最后将设计综合到FPGA芯片上,利用电脑和飞利浦的PHY芯片PDIUSBP11A对设计进行FPGA验证。