演化硬件(EHW)是生物学、电子学及计算机科学等多学科交叉融合的结晶,寻求在不依赖先验知识及人工干预的条件下通过进化获得满足预定要求的电路和系统结构,并使其具有类似生物的自适应、自组织与自修复特性。电路进化设计(EDC)是EHW研究领域的重要分支,它基于可编程器件进行实现,通过进化搜索获得新颖和优化的电路结构,能够完成复杂电路的自动设计。EDC不仅能协助设计者发现和总结普遍性设计规则,更能赋予电路容错性能,并且是实现自适应与容错系统不可缺少的必要前提,对于推进EHW的研究与实现具有重要的理论意义与应用价值。本文围绕数字电路进化设计算法展开相关方面的研究,主要工作包括：1.常规门级电路进化设计为了避免适应度评价阶段染色体中所包含潜在解丢失的问题,研究了一种基于适应度评价扩展的笛卡尔遗传规划(CGP)算法,通过分析传统CGP中电路输出位随机选择机制对于候选电路适应度的影响,采用全局搜索最优输出节点的方式决定电路输出位,完成了适应度评价的扩展,确保进化过程中每一代的最优解均能被发现；为了提高遗传算法性能,给出了一种基于适应度评价扩展自适应遗传算法的门级电路进化设计方法,将遗传参数自适应策略与适应度评价扩展方法相结合,提高了进化设计方法成功概率及进化过程中种群个体的质量,并减少了进化代数；为了改善多输出电路中随着进化复杂度的增加进化设计方法面临的扩展性问题,提出了一种基于扩展多染色体笛卡尔遗传规划的多输出门级电路进化设计算法,以降低进化复杂度为目标,采用基于输出分解的多染色体并行进化形式,并引入一种类似交叉功能的染色体操作方法,结合适应度评价扩展给出了与多染色体方法对应的(1+γ)扩展多染色体进化策略实现进化过程,较传统方法具有更少的计算工作量,且有效性受进化复杂度的影响较小,改善了进化设计方法的扩展性能。2.多态电路进化设计研究了一种基于动态评价方法的多态电路进化设计算法,针对多态电路进化时多种模式下电路功能同时评价的特点,采用适应度评价扩展分别实现不同模式下最优输出位的选择,通过比较选择的方式确定对应于所有模式下适应度最高的电路结构,完成了对候选多态电路的动态评价过程,具有进化代数少、成功概率高及资源消耗低的优点,提高了传统CGP的有效性,对于多态电路适应度评价给出了一种新的尝试；最后,通过对实验结果的分析,初步发现了进化生成电路中多态门较常规门位置相对靠近电路输出端的现象。3.用于容错系统的多态自检电路进化设计针对进化过程中适应度较差的电路结构中实际蕴藏着较优的部分解的现象,研究了一种基于输出匹配的多态自检电路进化设计算法,给出了输出匹配度的概念,并在分析了进化过程中电路输出的特点后,通过输出匹配保护部分最优解并增加种群多样性,在此基础上分析了变异概率及匹配适应度值设置对所提算法性能的影响,在保证电路原有自检性能的同时减少了进化代数；针对进化设计方法扩展性问题,结合输出匹配方法提出了一种基于输入分解输出匹配的多态自检电路进化设计算法,分析了输入输出个数的增加对进化代数的影响,以减少适应度评价阶段输入输出组合个数为目标,将电路输入分解作为主要手段,通过真值表分解与重写实现分解过程,降低了进化复杂度,改善了进化设计方法扩展性能,并且所设计自检加法器在100%故障覆盖率前提下,单个测试向量具有更高的故障检测概率；针对适应度评价阶段固定选择输出位可能丢失潜在解的问题,研究了基于动态评价方法的多态自检电路进化设计算法,在保证自检性能的前提下,不仅减少了算法进化代数,而且能够获得更加精简的电路结构。