短波通信是指利用波长为10～100米的无线电波进行数据传输的一种远距离通信方式。由于短波通信系统设备成本低,体积小,抗干扰能力强的特性,使短波通信广泛应用于军事,海事,气象等领域。随着微电子技术,软件无线电技术的发展,作为短波通信设备的核心部分,调制解调器向小型化,数字化,高速,高可靠有效性的方向发展。本文在第三代通信协议MIL_STD₁88₁10C的基础上,提出了高速串行调制解调器全新的硬件平台架构：双核高性能DSP+FPGA。同时通过EDA电路仿真软件设计硬件平台高速电路,完成信号完整性分析。其主要工作如下。1.基于对高速电路信号完整性理论的研究,介绍了常见的信号完整性问题,给出了解决信号完整性问题的措施,为设计高速电路提供理论依据。2.统筹设计规划硬件平台,将硬件平台分为DSP,FPGA和音频信号处理三个模块,并围绕三个模块核心器件DSP,FPGA和音频芯片的功耗,时钟,以及外围接口要求实现外围电路的设计。根据系统功耗,上电时序等设计硬件平台的电源网络。3.系统高速PCB设计,分析系统高速信号线的信号完整性,并通过仿真软件SigXplorer和Hyperlynx对高速信号线进行仿真,给出仿真结果和改善信号质量的方法。