系统级封装(System-in-Package SiP， System-on-Package SoP)技术中，电容的集成，即埋入电容是实现SoP的关键技术之一。这归因于埋入电容有更小的寄生电感和电阻，可以应用于高频高速电子系统。此外，在封装中常使用到硅作为无源器件衬底以及中间层或基板以避免传统的有机材料基板所带来的热膨胀系数不一样导致的焊点可靠性下降、高功耗元件不能有效散热等缺点。因此，以硅作为电容衬底已成为研究的一个新的方向。但迄今为止，以硅为基材的埋入电容或无源模块仍然停留在金属-介质-金属(MIM)的三明治结构上，此方法对介质层的要求比较高，且介质层的生长工艺相对复杂。本研究中利用工作在反偏电压下的PN结具有电流较小且趋于不变的特点，且在反偏电压下，存在势垒电容等电容特性，制作硅基电容。该电容的形成与制作与现有的微电子加工工艺完全兼容。因此，利用PN结的电容性质，结合MEMS微细加工技术，制备以硅为基底的PN结结电容将为硅基无源器件集成技术提供一个新的方向。　　 本文通过对PN结电容的理论计算，证实了将PN结大面积制备作为电容的可行性，从而避免传统的“MIM”结构工艺复杂且部分不兼容等问题。通过现有的微电子工艺手段，结合MEMS技术，利用ICP感应耦合等离子体刻蚀技术，将硅衬底加工成具有沟槽结构的“准三维”结构以增加PN结有效表面积，从而达到增加电容量的目的。通过对制备的PN结电容器低频(1K-1M)、高频(3G)下的测试，制造了在2.9GHz下电容密度大于200nF/cm2的沟道电容。并且由于PN结具有反向击穿时反向电压在一定范围内不随击穿电流变化的特点，该类电容器与其它电容器的另一重要区别是可以减小或防止静电、电涌等对电路系统的影响。