论文部分内容阅读
随着卫星空间任务日趋复杂，需要处理的测控载荷数据日益加大，对星载计算机的安全性、实时性、可靠性提出了更高的要求。传统的星载计算机结构已不能满足任务需求，亟需一种新的内总线解决该问题。ARINC659是一种在航空电子系统中广泛应用的总线，因其具有高可靠性和实时容错性。国内的ARINC659总线芯片成本过高且未经抗辐射加固，使得该总线的应用发展受到限制。FPGA设计能缩减了电路的体积与稳定性，缩短了系统设计的调试周期，提升电子系统设计的灵活性。本文用Verilog HDL设计了ARINC659总线的IP核。基于SOC技术将DW8051模块、总线接口部件模块、IMM模块、TM模块等集成在芯片中，实现了总线协议的功能。为了避免FPGA在空间应用上受到单粒子效应的影响而出现故障，影响系统正常运行，加入了EDAC模块，进一步提升了系统的整体容错性能。集成了星载计算机的外接处理器接口和多种常用外设接口，可配置成多种工作模式，能应用在多种场合。构建了总线仿真模型，通过对时间调度表和DW8051处理器的程序控制ARINC659总线控制器产生了总线通信波形，完成了对ARINC659总线控制器的数据消息收发等正常功能的验证，同时也通过故障注入的方式，验证了ARINC659总线控制器的冗余切换，数据通道故障时的比对判断，保证了该通信内总线的容错性和完整性。在硬件方面针对ARINC659的背板收发逻辑电平标准，从负载，驱动能力和传输等方面设计优化了背板收发器，保证了高速信号的完整性。同时搭建了ARINC659芯片的FPGA验证平台，在FPGA验证平台上对综合后的逻辑进行验证，测试结果表明：系统工作可靠安全，故障处理和屏蔽能力强。最后研究了ARINC659总线的星载计算机架构，从系统的可配置性，系统的后端实现两个方面分析了这种新型的内总线相对于传统的并行式内总线架构所具有的优势。