半导体技术的迅速发展，使得芯片性能在过去的数十年中得到大幅提升，而伴随着芯片性能的提升，如何同步提高芯片间的数据交换能力成为提高整体性能的关键所在。由于传统的芯片间电互连存在带宽受限、串扰严重、功耗过高等问题，不能满足高速大容量通信系统数据传输的互连性能需求。甚短距离光互连(VSR)具有带宽高、功耗低、抗干扰等许多电互连不可比拟的优点，有望解决高速芯片之间的通信性能瓶颈问题，目前已经成为国际上研究的热点课题。　　 由于垂直腔面发光激光器(VCSEL)具有成本低、体积小、功耗低、调制带宽高等诸多优点，在VSR系统中成为首选的光源。本论文的工作即设计及实现VSR系统中的关键电路一超高速并行VCSEL驱动器阵列。采用中芯国际(SMIC)0.18μm混合信号CMOS工艺，分别设计了4通道和12通道电流型VCSEL驱动器和电压型VCSEL驱动器阵列。　　 超高速VCSEL电流驱动器由阻抗匹配电路、主放大级电路和驱动级电路三部分构成，考虑到并行阵列通道间距的限制，主放大级采用了低电阻负载的差分放大器级联结构;为了加快输出下降时间，驱动级采用了电容耦合电流放大器(C3A)技术。为有效隔离衬底噪声和通道间的串扰，在版图设计中采用了P+隔离环、N阱隔离环与深N阱的隔离结构。单路VCSEL电流驱动器芯片面积为320μm×420μm，在芯片测试表明，在1.8V电源电压下，芯片直流功耗约58mW，偏置电流0.5～3.5mA可调，调制电流4～13mA可调，可工作在在10Gb/s。其中4路VCSEL电流驱动器阵列的芯片面积为1243μm×693μm，12路VCSEL电流驱动器阵列的芯片面积为3215μm×693μm，相邻通路间距均为250μm。在芯片测试表明，每一通路在10Gb/s速率下输出眼图良好，最高可工作到12Gb/s。　　 超高速VCSEL电压驱动器也同样由阻抗匹配电路、主放大级和驱动级三部分电路构成，其中主放大级采用了与VCSEL电流驱动器相似的结构，驱动级则将电阻电容负反馈技术和C3A技术相结合。单通道芯片面积为475μm×425μm，设计功耗约146mW，在芯片测试表明，在1.8V电源电压下，单通道VCSEL电压驱动器在10Gb/s速率下输出眼图良好。在噪声隔离方面，VCSEL电压驱动器阵列采用与电流驱动器阵列相同的隔离结构设计。其中4路VCSEL电压驱动器阵列的芯片面积为1375μm×623μm，12路的芯片面积为3370μm×623μm，相邻通路间距均为250μm，在芯片测试表明，每一通路在10Gb/s速率下仍满足眼图模板要求，最高可工作到12Gb/s。　　 本论文中首先简要介绍VSR技术和本课题相关背景，然后分别讨论了单通道和多通道的超高速VCSEL电流驱动器及电压驱动器设计，以及相应电路的版图设计，最后详细讨论了各芯片的在芯片测试结果以及键合测试过程中需要考虑的一些问题。本论文为探索CMOS工艺下超高速VCSEL驱动器的设计提供了相关经验，希望对我国在甚短距离光传输方面的发展起到一定的促进作用。