论文部分内容阅读
伴随着集成电路的发展，单芯片集成的IP核越来越多，芯片从以计算为中心开始向以通讯为中心转移，形成了新的集成电路体系结构，即片上网络系统（Network-on-Chip,NoC）。当前关于片上网络的研究多数是基于有缓存的路由，但是缓存增加了芯片的面积开销和能耗，本文研究了无缓存NoC的拓扑结构和路由算法，提出了改进的无缓存NoC路由算法并进行了仿真评估。为了解决现有的基于二维n×n Mesh拓扑结构无缓存路由算法中存在高注入率下网络平均延迟长等问题，本文首先以BLESS_PERM算法为基础，提出了DC-BLESS算法，该算法借鉴交通控制中的“绿波联动”思想，采用偏转次数越低优先级越高的策略快速降低网络中的流量，减少了网络平均延迟。为了防止某些数据微片偏转次数过多，对偏转次数大于阈值的情况，进行清零操作，提高数据微片的优先级。然后，针对二维n×nMesh网络直径大、顶点之间距离远的缺点，提出了Z-Mesh拓扑结构，将二维Mesh拓扑的左上与右上、右上与左下、左下与右下三对顶点进行了连接，从而缩短网络直径，降低网络延迟。最后，针对Z-Mesh结构的特点对DC-BLESS算法的数据微片有效端口计算方式进行了修改，提出了基于Z-Mesh结构的Z-DC-BLESS算法，降低了网络的平均延迟。为了对所提出的DC-BLESS算法和Z-DC-BLESS算法进行仿真验证，本文设计了NoC路由算法性能仿真器。通过对BLESS_PERM、DC-BLESS和Z-DC-BLESS三种算法的仿真结果对比发现：在均匀随机、置换、热点三种流量模式下，提出的DC-BLESS算法比BLESS_PERM算法的网络平均延迟都有减少，其中降低最多的是置换模式（约为18%）；而Z-DC-BLESS算法在三种模式下的网络平均延迟又比DC-BLESS算法都有减少，降低最多的也是置换模式（约为19.9%）。