前向纠错编码技术，特别是卷积编码，是无线数字通信系统中十分重要的部分，Viterbi译码器就是其中的经典代表，它是现代无线通信系统的重要组成部分之一，主要用于前向纠错技术中卷积码的解码。但目前无线数字通信系统只能针对某一形式的卷积编码采用Viterbi算法进行译码。不同的通信协议(或标准)定义了不同的卷积码编码的格式(如约束长度，编码效率)，致使不同通信系统的译码器结构不同，导致了不同网络中通信设备不兼容。为使未来通信系统译码器结构具有一定的可重构性、支持不同的标准和协议、满足不同网络中自由切换的需求，以SRAM FPGA为基础，结合通用数字信号处理器(DSP)和专用集成电路(ASIC)开展可重构系统的研究工作具有重要的意义。 本文在分析FPGA器件结构特点和现有可重构系统设计实现方法的基础上，给出了一种新的基于参数化配置的系统可重构实现方法。其实质在于寻找系统之间的相似性提取系统的可重构基核，在此基础上通过参数控制重构基核单元之间的连接而实现系统功能的重构。基于该设计思想，本文在充分考虑了viterbi译码算法和FPGA器件结构的特点的基础上提出了一种参数化可配置的Viterbi译码器的结构设计方案。可重构技术应用于Viterbi译码器设计，采用一种新的流水结构设计viterbi译码器，易于重构，可支持约束长度为7，8，9三种编码参数的卷积解码。其中最重要模块ACS模块的设计采用原位更新计算方法，并巧妙安排计算状态次序，一次迭代运算完成后通过交换网络还原幸存路径信息的顺序，这样节省存储资源。译码输出采用单指针回溯方法，易于提取基核单元和参数。 本设计在Xilinx FPGA的软、硬开发平台上完成，FPGA仿真平台的实验表明，该结构可以实现不同约束长度的卷积编码的译码，通过比较显示，该结构在芯片资源利用方面具有一定的优势。