当今无线通讯市场发展迅速，特别是近几年射频识别技术的迅猛发展，使得人们争先开展对射频集成电路的研究工作。由于人们对SOC的孜孜追求，硅基CMOS工艺以其在数字集成电路中的成熟技术、低成本、低功耗等众多优势，一直受到人们的青睐。CMOS工艺按照摩尔定律发展，特征尺寸的持续缩小使其器件的特征频率已经超过了100GHz，这使得CMOS工艺下开展射频集成电路研究成为可能。电路仿真是集成电路设计的必要手段，而其设计成功率与所用模型的精确度与适用性有很大关系。集成电路器件的尺寸越小，集成度越高，工序就越复杂，对器件模型的精度和模型对先进工艺的适用性也就要求越高。器件建模的重点是保证电路仿真精度和对先进工艺的适用性。本文主要是对IBM 90nm模拟/RF工艺下的RF CMOS器件进行研究，通过对器件版图结构的分析，论证优化器件性能方法，并应用新一代CMOS工业标准的PSP模型进行器件建模。从器件版图结构的物理角度构建了一套物理意义明确的RF器件模型。论文首先回顾了MOSFET模型的发展历程，特别是PSP模型的发展，阐述了RF CMOS器件建模的要求，以及本课题开展的目的和意义。接着对深亚微米集约MOSFET器件模型中应用到的物理效应进行了分析与总结，包括对各种高阶效应的介绍。随后从器件版图入手，分析版图的布局布线对器件性能的影响。其次，在前面理论分析的基础上，对器件进行基于PSP的建模，给出建模流程、方法及结果。然后，本文对RF CMOS器件的寄生拓扑网络做了量化分析，包括寄生电阻、寄生电容、衬底网络，给出了适合本文的RF CMOS射频子电路网络。提出RF CMOS建模方案，并应用本文前面给出的射频子电路网络完成RF CMOS器件建模。建模完成后，给出模型仿真与测量值的对比结果。在整个工作电压范围内，该模型在100 MHz ~49.9 GHz的频段内可以很好地表征器件的射频特性。在文章的最后，给出器件建模的小信号等效电路法，应用此法对RF MOSFET版图优化后的器件考察其高频特性。从克服器件RF特性制约的角度出发，优化器件结构，分析其高频品质因子，给出具有前瞻性的RF CMOS优化方法。