论文部分内容阅读
随着现场可编程门阵列(FPGA)门数的急剧增长,嵌入式存储器成为了电路内部不可或缺的一部分,内嵌存储器必须满足几个特性:灵活性,数据位宽和深度可自行配置;与FPGA电路的兼容性,满足FPGA布线设计原则;同步设计思想,这是大规模FPGA电路的必然需求;可测性设计,可采用DFT或内建自测试BIST。本文将存储器的设计与FPGA布局思想有机结合起来,不同于一般的单片存储器,它是一种系统的应用,与系统相兼容,文中着重介绍了以下几点:1.电路不同位宽的可配置实现方法;2. FPGA初始化过程中对存储器初始化的电路实现;3.单端存储器实现FIFO功能的FPGA实现;4.内建自测试电路的加入。该电路可以配置为2K×1b,1K×2b,512×4b,256×8b四种工作模式。虽然为单端存储器,但在该FPGA体系结构中,可实现FIFO存储器功能。为了更大化利用RAM资源,整体电路支持对该嵌入式存储器初始化写入,这样就能实现大规模查找表、乘法器、移位寄存器等复杂函数。嵌入式存储器的测试相对来说较复杂,为了减少测试人员的负担和提高测试效率,电路采用BIST设计方案,满足边界扫描标准,实现可测性设计。本文对电路各关键路径都作了仿真分析,确保电路时序延时达到指定目标,最终芯片生产出来,经专业人员测试,电路功能正确,且时序性能也完美地达到了电路设计目标。