随着技术的不断进步,材料的物理性能限制了时钟频率和芯片集成度的进一步提高,使得通过这两种方式来提高单核处理器性能已非常困难。为了设计更高性能的处理器以满足用户对速度的需求,一种新的提高处理器性能的单片多处理器CMP结构计算机受到研究人员的重视。本文基于CMP架构思想设计了一款多核处理器：Webit System处理器,旨在实现一款CMP结构的处理器并测试系统的性能,以验证通过CMP结构来提高计算机处理能力的可行性。系统内集成了四个处理器核,处理器间设计了交换控制模块,以提高各处理器间的通信速度。处理器间互联拓扑结构采用二叉胖树结构。各处理器通过共享总线访问外部存储器。系统为每个处理器设计了段寄存器,使用段寄存器加偏移量的方式来对外存寻址,寻址空间1MBytes。为了减少各处理器频繁竞争使用总线访问外存带来的延迟,提高处理器的利用率,在每个处理器核上设计了一个容量为1 KBytes的Cache,并针对系统的结构特性设计了Cache一致性替换策略。本文采用VHDL语言完成对该多核处理器的描述,综合后的处理器设计下载到Xilinx公司的FPGA芯片XC3S500E中进行测试。多核处理器内部采用了MC8051 IP核,裁减并修改了IP核内部处理器部分的设计。处理器运行修改过的RMX操作系统,经测试比较,Webit System处理器核的处理能力大约是MC8051 IP核的2.15倍。Webit System处理器核的特点在于多处理器并行执行,在操作系统管理下,每个处理器可运行多个任务,处理器间通信速度快,各处理器协同工作,整个Webit System处理器的处理能力比所采用的单核处理器有大幅提高。Webit System处理器核的设计是CMP结构的一次设计尝试,在多核处理器研究方面有很大的意义,对未来高性能处理器的片上集成设计有很大的参考价值。