相变存储器（PCRAM）是一种新型的非易失性半导体存储器（NVM）。相变存储器利用纳秒级脉宽的电压或者电流脉冲使相变材料在晶态（SET）和非晶态（RESET）结构相之间的变化来表征和存储二进制数据。相变存储器具有非易失随机存储、高速读写能力、低压、低功耗特性以及良好的CMOS工艺兼容性等特点，被认为是最有可能成为下一代存储器的非易失性存储器。本文首先从芯片的总体结构入手，设计了1Gbit相变存储器功能芯片的外围电路，包括其存储单元阵列、译码器、读电路、写电路、输入输出模块以及控制模块，介绍分析了芯片的外围电路及其原理，利用中芯国际的65nm的smic65llrf₁21825₂tm_cds₁P8M工艺库设计出芯片版图，并利用该公司的版图验证文件SPDK65LLRF₁21825₂TM_CDS₁P8M_v1.0以及寄生参数提取文件smic65llrf₁21825₂tm_cds₁P8M₂010₆₁8₁对所设计的版图进行了后仿真和验证。然而，相变存储器寄生效应对其读写操作的影响会随着制作工艺尺寸的减小而变得越来越明显。本文研究了相变存储器存储单元中相变存储元件的寄生电容和选通元件的寄生电阻对RESET操作的影响。通过改变存储单元的相变存储元件的寄生电容和选通元件的寄生电阻，分析相应的RESET脉冲电压曲线以及存储元件非晶态电阻的变化情况，研究了相变存储器存储单元寄生效应对RESET操作的影响。实际测试以及理论分析表明：相变存储器存储单元的相变存储元件的寄生电容以及选通元件的寄生电阻的增加会使相变存储元件的RESET脉冲电压的下降时间增加，导致其冷却时间增加，进而使熔融的相变材料中的部分原子有足够时间变为晶态，降低了其非晶态电阻。这一结论可以用于指导相变存储器的RESET电流发生电路的改进。基于这种效应，本文提出了一种多值相变存储器存储单元的设计。