随着集成电路技术的不断发展,特征尺寸不断缩小,出现了一些列器件物理、器件结构和工艺技术等方面的问题。绝缘体上硅技术(SOI)技术以其独特的结构有效克服了传统体硅技术存在的问题,具有集成度高、寄生电容小、抗闩锁能力强等优势,’成为最有发展前景的新型集成电路技术。由于目前国内从事SOI器件制造的公司及科研单位较少,为了探索基于SOI衬底材料的先进技术研究,本论文对合作单位的传统体硅CMOS平台进行了合理的改进优化,制定了SOI器件工艺流程。同时完成版图设计规则和测试图形的绘制,对流片器件进行了初步测试、分析研究,探索了PD PMOS器件模型参数的提取方法。在进行了广泛的调研的基础上,本文完成的主要工作有：1.参与了对合作单位原有体硅0.5μm CMOS工艺平台的改进,完善了基于SOI衬底技术的器件制作流程及工艺参数调整。同时对流片制得器件进行工艺方面的分析研究,进而完善工艺流程,进行二次流片。2.对SOI CMOS器件的部分耗尽工作模式所存在的多种固有效应,如浮体效应、Kink效应等进行分析验证。为此,设计了多种不同的器件类型,包括了T型栅接触型、H型栅接触型、浮体型以及常规的Normal型四种器件类型。在完成版图设计规则的基础上,对四种类型进行了不同宽长比(W／L)器件的版图设计。3.进行了流片后的器件测试与分析,对所制得的浮体PD-PMOS进行了基于B3SOI PD模型的DC模型参数提取。为了准确提取与尺寸相关的参数,将不同尺寸器件分成大器件、窄器件系列、短器件系列和小器件系列。通过对各种器件测试结果与仿真曲线的拟合,提取了DC模型参数。并对最后的参数进行了验证,保证了大尺寸范围内器件特性的有效拟合,从而验证了该模型参数提取方法的可行性和正确性。