论文部分内容阅读
静电放电（ESD）已成为影响现代集成电路（IC）可靠性的最主要因素之一。随着电子产品日益便携化、小型化和系统集成化，片上ESD防护更能适应电子产品向轻、薄、节能和智能化等方向发展的趋势。然而，片上高压ESD防护因具有高维持电压（Vh）或高维持电流（Ih）、强ESD鲁棒性等苛刻需求，使得传统的片上低压ESD防护设计方案很难直接移植到片上高压ESD防护应用中。因此，本论文从片上ESD基本防护单元的特性研究入手，探索了片上高压ESD防护方案的设计原理与技巧。以器件—电路—版图为研究主线，采用理论分析—仿真评估—流片测试—改进设计—多次流片的技术路线，针对多种高压工艺和不同工作电压的高压IC，设计并改进了相关的高压ESD防护器件，结合流片测试结果和TCAD软件仿真，研究并验证了片上高压ESD防护的设计方法与技巧，获得了一些具有工程应用价值的ESD防护设计方案。本论文的主要研究内容概括如下。1、针对ESD防护基本单元的研究方面，推导了三极管（BJT）的Vh估算模型，研究了不同反偏PN结纵向位置对可控硅（SCR）器件触发电压（Vt1）的影响，探讨了横向扩散金属氧化物半导体（LDMOS）器件在多次ESD脉冲应力作用下的Vt1退化机制。首先，在0.6μm BiCMOS工艺下制备了二极管触发NPN型BJT和自触发NPN型BJT器件，结合SENTAURUS仿真，根据NPN型BJT器件电导调制效应下的关键参数Wb、Ic和放大倍数对Vh的影响，推导了Vh估算模型，为设计具有高Vh的高压ESD防护器件提供了理论基础。接着，基于0.25μm Bipolar-CMOS-DMOS（BCD）工艺制备了一系列具有不同反偏PN结纵向位置的横向SCR、改进型纵向SCR和改进型横向SCR器件，经传输线脉冲（TLP）测试和SENTAURUS仿真分析，证明这些ESD防护器件的Vt1不仅与反偏PN结的掺杂浓度有关，还与反偏PN结的纵向深度有关。最后，对基于0.5μm BCD工艺制备的一组LDMOS和内嵌SCR的LDMOS（LDMOS-SCR）器件进行多次间断地交替施加TLP/DC应力，实验测试与SENTAURUS仿真结果表明，降低器件在触发开启后漏源两端的电势，可有效削弱LDMOS的Vt1退化效应。对ESD基本单元防护特性的研究为片上高压ESD防护设计提供了坚实的理论基础和实践指导。2、针对高Vh的高压ESD防护器件研究与设计方面，研究了栅浮空PMOS双向SCR（GFDSCR）和互补级联双向SCR（CCDSCR）两种器件的高Vh物理机理，设计了纵向NPN触发LDMOS-SCR，衬底触发LDMOS-SCR和多路径导通的LDMOS-SCR等双向片上高压ESD防护器件，以及改进型齐纳二极管触发SCR（MZTSCR）、齐纳二极管触发LDMOS-SCR、P型环电阻触发LDMOS-SCR和高阻LDMOS-SCR等具有高Vh的高压ESD防护器件。首先，基于0.25μm BCD工艺制备了双向SCR（DDSCR）、改进型双向SCR（IBDSCR）和GFDSCR三种不同结构的双向SCR器件。DDSCR器件的Vt1为58.1V，IBDSCR的Vt1可降至25.1V，GFDSCR的Vt1可进一步降至18.3V；且优化后的GFDSCR器件的电压回滞量最小可降至5.6V。接着，基于0.5μm BCD工艺制备了CCDSCR，在获得高Vh的同时，该器件的Vt1大幅降低，电压回滞量可减小至2.8V。然后，基于0.25μm BCD工艺制备了纵向NPN触发LDMOS-SCR器件，分析了沟道长度变化对器件性能的影响。测试结果表明，尽管Vh未显著提高，但通过缩短沟道长度可将其Vt1和电压回滞量大幅降低。上述具有小回滞高Vh特性的高压ESD防护方案，适用于高压输入/输出（I/O）端口与电源端口之间的双向ESD防护。在0.25μm BCD工艺下制备的P型环电阻触发LDMOS-SCR和高阻LDMOS-SCR器件的实验结果表明，前一种器件在堆叠时，可实现Vt1不变，Vh随堆叠数目的增加而增大；后一种器件虽然二次失效电流（It2）较小，但能在大幅减小器件面积的情况下，将Vh增至27.2V及以上。最后，基于0.25μmBCD工艺制备了一系列具有相同面积的横向SCR（LSCR）、齐纳二极管触发SCR（ZTSCR）、二叉指ZTSCR和MZTSCR四种实验器件。TLP测试结果表明，LSCR的Vt1最大，Vh最小；ZTSCR和MZTSCR的Vt1大小相近；MZTSCR因采用了齐纳二极管击穿机制和非对称类似叉指的版图设计，可在增强ESD鲁棒性的情况下，将Vh最大增至14.1V。在某型号机顶盒收发模块电源管理芯片上的ESD防护应用测试结果证明MZTSCR具有强抗闩锁能力，能通过人体模型（HBM）9kV的ESD防护标准。3、针对高Ih的高压ESD防护器件及其版图设计与研究方面，设计了闭合环形版图的纵向DMOS（VDMOS）和RC内嵌型LDMOS-SCR（LDMOS-SCR-HHC）等高Ih片上高压ESD防护器件，提出了多种ESD防护器件的版图设计与优化方案，包括LDMOS-SCR器件漏端版图的优化设计、环形LDMOS-SCR器件的版图设计等。首先，将VDMOS器件的条形版图改进为闭合的环形版图，并基于0.5μm BCD工艺进行了制备。测试结果表明，在Vt1低于40V的情况下，Ih可增至0.78A。若增大器件宽度，Vt1基本不变，Ih还可继续增至0.95A。接着，基于0.25μm BCD工艺制备了LDMOS、LDMOS-SCR和LDMOS-SCR-HHC器件。通过在LDMOS-SCR内部设计内嵌电阻Rp，与栅氧寄生电容Cp形成RC耦合效应，构建了二次触发机制。TLP与DC测试及仿真结果均表明，LDMOS-SCR-HHC的Vt1最小（约36.7V），Ih最大（约1.1A），且ESD抗闩锁能力最强。最后，将LDMOS-SCR条形版图中漏端的一个条形N+注入区用一串相同的P+-N+注入区替代，得到了改进型的LDMOS-SCR。与基于相同的0.18μmBCD工艺制备的LDMOS和LDMOS-SCR器件相比，改进型LDMOS-SCR器件具有最小的Vt1和较强的ESD鲁棒性。此外，若将LDMOS-SCR的条形版图设计为闭合的环形版图，并合理调节内部版图结构，还能大幅提高器件的电流导通均匀性。实验结果表明，与条形版图的LDMOS-SCR相比，优化后的环形版图LDMOS-SCR不仅Vt1降低了约50%，而且It2增大了近2倍。这些高Ih的片上高压ESD防护器件可用于高压I/O口的ESD防护。