超标量流水线，超流水线和超长指令等微处理器主要是依赖指令级并行提高性能，但是指令级并行受到了指令相关的影响，造成很大空闲周期。细粒度多线程和粗粒度多线程微处理器利用线程切换减少了Cache失效的等待时间，但是仍然只有一个线程的指令使用流水线，存在较大的水平浪费与垂直浪费。单芯片多核存在面积过大与频率不稳定的问题。同时多线程微处理器能够同时开发指令级并行与线程级并行，并且具有硬件资源利用率高、芯片占用面积小等特点。因此，本文开展了基于同时多线程(Simultaneous Multithreading，SMT)技术的微处理器结构研究的课题。 同时多线程是一种在单物理核的基础上增加部分硬件资源，映射单物理核为多个逻辑核的技术。本文研究了同时多线程微处理器结构，并且实现了一个支持2个线程的同时多线程微处理器结构实例。该结构的关键部分主要包括取指预测部件、保留站及执行功能部件、寄存器与重命名寄存器和重排序缓冲等。结构中采用了复制取指预测部件、寄存器与重命名寄存器和重排序缓冲与共享保留站及执行功能部件的技术，并且提出了一种分布式保留站结构，提高了执行功能部件的资源利用率。取指预测部件使用了2级全相联缓冲方案；寄存器与重命名寄存器解决了假数据相关问题。采用硬件描述语言对各个关键部件进行了行为级功能描述。 本文用支持2个线程微处理器结构的测试向量对行为级描述的关键部件进行了功能仿真、验证。同时对仿真、验证的结果进行了分析。结果表明关键部件的正确性得到了测试向量的论证。最后，并对整个结构进行了仿真、验证。本文的研究证明了同时多线程微处理器结构的有效性。