近年来,随着物联网和人工智能的迅速发展,大规模数据使得算法实现更加依赖于高性能计算。然而规模庞大的设计模型和计算资源只能部署在云端,并且需要高性能低功耗的智能芯片在移动端以提高系统的扩展性和适用性。伴随集成电路制造工艺的不断迭代更新,芯片设计更加需要统筹可重用性和可配置性。快速傅里叶变换已经被集成在多数专用处理器中,并广泛应用于信号系统、语音识别和图像处理领域,数论变换则因独有特性而被应用于卷积加速中。在计算机系统中,多数傅里叶变换都是在复数域上进行的,由于有舍入误差,不适合在特定的领域使用。快速数论变换不仅可以有效地弥补了由近似计算带来的不足,又可以高效地在硬件上实现。另外,在环下的快速多项式乘法也可以通过数论变换实现。本文在快速数论变换算法基础上研究了模归约算法、模乘算法以及卷积算法,在FPGA(Field Programmable Gate Array)上设计并实现了新型的NTT(Number Theoretic Transform)处理器架构,主要贡献如下:提出了新型的取模算法和模乘算法,在理论上推导证明了算法的正确性,并通过仿真验证了算法的可行性。新型的取模算法不仅可以在结构上更好地平衡模运算的面积和时间,又可以在性能上通过动态可迭代的操作降低资源利用并提高参数可变性。在理论上计算快速数论变换的参数空间,并改进旋转因子和地址生成方法。设计并实现多口RAM,讨论适用范围和优劣势,根据提出的取模算法设计NTT处理器下的模运算单元,并改进已有Butterfly运算单元的结构,以优化NTT算法的计算过程。在多口RAM和改进的Butterfly运算单元的基础上,设计了新型的NTT处理器硬件架构,不仅在结构上可以使用多重Butterfly运算单元来平衡系统设计的性能指标,也可以在功能上使用统一结构进行正反变换。通过Model Sim分别对各个模块进行前仿真,在功能验证后做相应的性能分析与评估。同时在Xilinx XUPV5-LX110T Board的硬件平台下,分别验证了XOR多口RAM、模归约模块和改进后的Butterfly运算单元的正确性,然后在PC端通过UART与NTT处理器完成接口通信,并在设定的通信协议下,验证了提出的NTT处理器架构的可行性。