随着计算能力需求的增长,各种应用对处理器的执行效率提出了更高的要求。对于现代处理器而言,其计算能力已经可以满足需求,而如何用指令“喂饱”处理器便成为主要矛盾。因此,处理器朝着深流水、超标量、多核的方向发展。分支预测单元发生错误预测带来的惩罚越来越不能被接受,这就对分支预测的准确率提出了更高的要求。本文设计了基于RISC-V的硬件动态两级预测器,预期综合预测率大于90%,本设计方案旨在明显改善对Boom处理器的分支预测能力,同时可解决Boom处理器返回地址栈(RAS)栈的污染问题。其运用分类过滤预测的策略,针对不同类型的指令采用不同的预测器作为主预测器,同时还兼顾了预测时间开销以及错误预测惩罚。第一级预测器采用了分支目标缓冲器(BTB),此外,对于返回指令的预测加入了RAS对BTB的预测结果进行修正。BTB采用了部分Target预测的方式降低预测的功耗。返回地址栈则增加了备份恢复单元,以减小栈污染导致的错误预测的概率。在预测器的第二级中则采用gshare算法和预译码器以进一步提升条件分支指令的预测准确率。通过在VC706型FPGA上载入处理器电路,并在系统上运行经过GCC编译器在不开启优化条件下编译的可执行文件,经Performance Counter统计,整体平均分支预测率为92.89%,其中采用部分预测的BTB预测率为82.04%。通过减小Tag存储长度和采用Target部分预测策略,可以带来明显的面积和功耗的减小,其中,面积较优化前,减小了27.02%,功耗较优化前减小了23.51%,性能损失小于0.6%。采用改进后的返回地址预测率为94.97%,较之不带栈污染修复的RAS预测了提升了约45%。本文对Boom处理器分支预测单元设计进行了新的探索,特别通过对BTB采用部分Target策略结合预译码结构预测进行了大量实验,量化分析了Target存储长度对预测率的影响,为基于部分Target预测策略的分支预测单元的设计提供了数据支撑。采用双栈结构解决了RAS分支预测错误时栈污染问题,使得Boom处理器Return指令预测性能得到显著提升。