在过去的几十年,数字集成电路的技术得到飞速的发展。随着集成化程度的提高和器件尺寸的减小,半导体器件越来越接近其物理极限。CMOS器件会面临着高功耗,串扰等无法避免的问题,严重影响了集成电路的发展。因此,找到一种替代CMOS的新型器件的必要性越来越高。其中,量子点元胞自动机(Quantum-dot Cellular Automata,QCA)作为一种新兴的纳米级数字电路制造技术,具有功耗低、集成度高、速度快的特点,并且可以解决传统CMOS器件中因器件尺寸缩小带来的问题。众多优点使它可能替代传统CMOS器件。在QCA电路中,传递信息的方法与传统电路不同,它是通过电子间库仑力的相互作用来实现的,一个元胞可以对影响半径内的其它元胞产生极化影响。基于这种特性,使得QCA电路有着不同的设计方法。为了设计出能耗低,延迟低的电路,需要对不同的设计方法进行评估。本文总结了现有的QCA异或门,并对这些异或门基于4种设计方法进行分类。在此基础上对这些异或门进行分析,通过比较分析得出最适合异或门的设计方法。根据分析比较得到的结果,本文基于元胞间响应提出了一个低能耗,低延迟的新型异或门电路,并通过功能仿真和物理计算证明验证了电路功能的正确性,其中能耗上较其他最优的设计减少了29%。基于所提出的异或门实现了奇偶校验器电路和加法器电路,从面积、元胞数和延迟对电路进行分析,结果表明提出的奇偶校验器较之前的设计是最优的,对于加法器而言,在应用于低位加法器具有优势。同时基于提出的异或门设计了D触发器,与之前的设计相比,设计的D触发器在面积,元胞数上较之前最好的设计优化了50%,具有明显的优势,并用实现的D触发器完成了扭环计数器,在QCADesigner软件中验证了逻辑功能的正确性。