消费市场对不断提高的系统性能的需求,主要表现在对产品在速度的要求。在常见的高速电路系统中,如高速接口电路中,精确的时序控制是十分常用的提高速度的方法。而这也恰恰对高性能时钟产生电路的设计提出了挑战。多相位时钟的并行被广泛用于解决系统中的时序冲突,其在频率高达上GHz的时钟数据恢复电路以及时间交织数据转换器中都已经得到了实际的应用。除了多相位时钟的并行处理之外,精确的多相位时钟产生电路还可以被用于光存储介质中的可变脉冲宽度控制、锁相环中的快速生成分数时钟和时间数字转换中的延迟测量。本论文的工作重点在于对高频多相位时钟产生电路的关键技术进行研究。首先总结阐明了各种常见结构的优缺点,同时分析了各种类型相位插值器的工作原理和存在的问题。接着,为了解决传统相位插值器的线性度问题,提出一种新型的开关电容型电流舵相位插值器,同时提出一种改进型电阻串相位插值器,对两个电路进行仿真分析。基于所提出的开关电容型电流舵相位插值器,设计一种两级结构的1 GHz频率40个相位的时钟产生电路,相邻输出时钟的相位差为25 ps。系统由第一级开环延迟补偿的Coarse Stage和第二级40路并行相位插值器的Fine Stage组成。通过电路和版图的仿真,验证电路的功能和性能是否符合要求,并且完成电路的优化。最后,基于所提出的多相位时钟产生电路完成一种应用于片上电源噪声测量系统的时基发生器设计。在40 nm CMOS 1P7M工艺下,成功完成了片上电源噪声测量芯片的流片和测试。测试结果表明芯片可测噪声带宽达到20 GHz,可测噪声精度达到1 mV,符合预设指标要求,有效地说明了系统中的基于多相位时钟电路的时基发生器也有很好的功能和性能。所设计的多相位时钟电路以简单的结构,很小的面积300 um×90 um,实现了很好的线性度,电路的最大DNL为0.12LSB,最大INL为0.32 LSB。