嵌入式静态随机存取存储器(SRAM)是现代SoC中的重要组成部分;伴随着工艺前进的脚步,对于SRAM的研究也从未终止过。其中双端口SRAM可以为系统提供更高的通信效率和并行性,随着系统吞吐率的提升,其应用也越来越广泛。针对双端口SRAM中的读写干扰问题,本文对嵌入式SRAM的存储单元和外围电路做了全面的研究,清晰了SRAM读写操作的完整过程;从原理上对双端口SRAM中存在的读写干扰问题进行了分析,并针对台积电28 nm工艺的双端口SRAM系列(TSDN28HPM)中的一个实例进行了仿真分析,发现其在工艺的6σ偏差处存在严重的写干扰问题;对该写干扰做了进一步的详细分析,根据其特点提出了一种字线脉冲控制方法,从而解决了该问题。本文主要成果如下:首先,给出了28 nm工艺下嵌入式SRAM中灵活的跟踪电路和灵敏放大器的特性;其次,仿真得到了TSDN28HPM中由写干扰造成的写失败,以及该写干扰的时钟偏移相关性;最后,根据该时钟偏移相关性提出了一种字线脉冲控制策略,通过控制字线的起始有效时间和脉冲宽度解决了由写干扰造成的写入困难问题。采用台积电28 nm HPM制程,对电路在多个设计角进行了后端仿真验证,表明该方法可行有效。