目前,H.264是图像编码研究领域的一个热点。它在语言结构、预测算法、数据变换等方面做了很大的改进,在低码率传输、高清晰度显示及网络接入等性能上相比以往标准有了显著提高,使得H.264在视频会议、视频点播、数字电视和手持视频应用中有非常广阔的应用空间。但是,H.264编码较之以往的编码标准,编码性能的提高是以增加运算复杂度为代价的。特别是对于编码标准中的帧内预测和帧间预测,它具有编码复杂度高,运算量大的特点,对处理器的性能要求很高,需要DSP或者运算能力更强的处理器才能达到其要求。在追求高品质图像的今天,H.264编码标准中的高档次编码需求越来越多。而对于高档次编码所需要的处理能力,DSP却越来越显得力不从心。FPGA具有IO口多,运行速度快,功耗低,可以并行运行,有大量的IP核可以免费获得等特点,具有很强的处理复杂逻辑的能力。在FPGA中进行H.264编码器的硬逻辑设计和在DSP或其他处理器上的软逻辑设计相比更具优势,并且FPGA还可以满足DSP不能满足的对高清视频编码所需的信号处理能力和实时性要求。随着FPGA逻辑规模越来越大、成本越来越低,在FPGA中进行视频图像处理渐渐成为人们关注的新方向。本文重点对H.264编码标准中帧内预测部分的特点、模式和相关算法进行了分析,探讨了在FPGA中实现H.264编码器的可行性和优势,并设计了两种帧内预测硬件加速模块(IP核):4x4亮度预测模块和8x8色度预测模块。然后在Xilinx公司提供的XUP Virtex-II Pro开发板上构建了基于PowerPC 405处理器为核心的SOPC平台。基于该平台上,对两个预测模块进行了综合仿真和测试,并对结果进行了分析。实验表明,本文设计的两个硬件加速模块能够完成H.264编码标准中基本档次的帧内预测编码要求,为以后继续研究整个H.264编码器在FPGA中的实现和性能的提高提供了经验和技术基础。