随着集成电路技术的日新月异，有着广泛应用领域的智能卡产业飞速崛起，产业规模不断扩大。在产品竞争日趋激烈的智能卡市场上，成本的高低决定着产品的市场竞争力，越来越关乎产品研发和销售链的正常运作，甚至影响着整个公司的未来发展前景，控制智能卡芯片的成本已成为提升智能卡产品核心竞争力的关键。　　物理设计是连接芯片电路设计与生产的桥梁，在该阶段进行低成本的优化工作，对整个后续流程的成本控制意义重大。　　本文从智能卡芯片物理设计技术角度，分五个章节论述了一种低成本物理设计优化方案。首先详细介绍了智能卡芯片的成本组成，并根据成本的一次性或重复性特点，描述了单个芯片的成本估算方法。进而针对集成电路物理设计包含的多个阶段，分别从设计工艺、金属层数、芯片面积、IP模块等方面提出了相应的低成本优化方法。然后对原有的智能卡芯片物理设计方案做出芯片成本、性能等方面的详细对比分析，并提出进一步的改进方案。最后，重点将改变金属层数等优化方案应用于实际的智能卡物理设计，最终的结果分析表明该优化方案达到了低成本设计的要求。　　基于Synopsys公司的布局布线工具Astro，本文对智能卡芯片BES1301和BES2415V03的物理设计做了详细的对比分析，在采用了更具面积优势的EFlash存储器和智能卡I/O的基础上，提出了进一步减少金属层数的BES2415V04芯片低成本优化方案，并分析了该方案的适用条件，即在芯片量产规模相对较少时具有成本优势。　　本文的实际意义在于从技术上完成了0.18μ m2P5M工艺过渡到0.18μm2P4M工艺的物理设计，并完成流片。针对减少金属层数后出现的布局布线等问题，提出了相应的解决方案，并以成功的流片结果验证了方案的可行性，同时，对不同设计方案的成本进行了对比分析，为以后的智能卡低成本物理设计提供了一定的参考依据。