论文部分内容阅读
三维集成技术能够增加芯片的集成度,但是三维集成电路的制造难度也增加,其中,能否利用CMP技术使TSV铜膜和阻挡层实现全局平坦化是芯片三维制程中非常关键一环,已成为国际上研究和攻关的热点和难点,同时,如何在TSV背面减薄时控制硅衬底和铜柱的去除速率选择比也是TSV CMP的一大难点。目前国际上主流的TSV抛光液为酸性且含有抑制剂,它在CMP中产生的重金属离子会降低器件的可靠性,而且抑制剂会残留在阻挡层表面很难去除。因此要研究新型高速率TSV抛光液,探索最优抛光工艺,形成系统的TSV平坦化理论模型,以此来解决酸性抛光液存在的弊端,进一步满足半导体制造行业发展需要。本课题研究了新的碱性路线来实现TSV的全局平坦化以及背面铜柱的快速露出。实验使用自主研发的高性价比TSV碱性抛光液,其成分简单、无抗蚀剂、CMP后易清洗,同时还有自钝化功能,可实现高平坦化效率。本课题首先通过大量单因素实验研究了TSV阻挡层抛光液各组分和工艺参数对Cu/Ti/SiO2去除速率选择性的影响,并在图形片上进行了平坦化研究;然后研究了铜膜抛光液中的螯合剂对Cu/Ti速率选择性的影响,以及螯合剂对TSV铜膜平坦化的影响;最后研究了硅衬底抛光液的组合方式和稀释倍数对Si/Cu去除速率选择性的影响。优化实验确定的抛光液配比和工艺参数为:硅溶胶、KOH、活性剂和螯合剂的体积分数分别为10%、2.8%、3%和1.5%,转速、流量、压力分别为93/87rpm、75%和4psi,此时Cu/Ti/SiO2的去除速率选择性最好,且活性剂和螯合剂的体积分数对磨料的粒径和Zeta电位没有影响。铜膜平坦化实验得到的结果为:螯合剂体积分数为5%时铜膜的去除速率达到最高值2.1μm/min,且CMP后铜膜TTV降至1.32176 nm。阻挡层平坦化结果表明:利用活性剂的优先吸附和螯合剂的自钝化功能成功控制了碟形坑的延伸,且对间距为20μm、40μm、60μm、80μm的四种通孔内碟形坑的修正能力均在1500?/min以上,间距越小碟形坑修正速度越快;当HP&MP&LP模式中三个阶段的持续时间分别为总抛光时间的50%、30%和20%时塌边现象得到解决。TSV背面CMP结果表明:采用在硅溶胶中依次加入活性剂、KOH、螯合剂,最后用去离子水稀释15倍的方式配制的抛光液并稀释15倍时硅衬底的去除速率最高且超过了美国进口抛光液,并实现了Si/Cu的去除速率选择比可控。